CHƯƠNG 7. BỘ NHỚ BÁN DẪN

7.1 Giới thiệu

Ưu điểm của hệ thống số so với hệ thống tương tự chủ yếu là hệ thống số có khả năng lưu trữ một lượng lớn thông tin và dữ liệu số trong thời gian ngắn hoặc lâu dài. Khả năng của các bộ nhớ làm cho hệ thống số linh hoạt và tương thích trong nhiều tình huống. Ví dụ như trong máy tính số có một bộ nhớ để lưu trữ các tập lệnh mà các lệnh này điều khiển các hoạt động của máy tính tự động với sự can thiệp tối thiểu của con người.

Trong chương này chúng ta sẽ tìm hiểu về các thiết bị nhớ và hệ thống nhớ. Một thiết bị nhớ rất quen thuộc đó là Flip-Flop, và tập hợp một nhóm các Flip-Flop để tạo thành thanh ghi có thể sử dụng để lưu trữ thông tin hoặc chuyển dữ liệu đi các nơi khác nhau. Thanh ghi sử dụng Flip-Flop là một thành phần của bộ nhớ tốc độ cao mà nó được sử dụng rộng rãi cho những hoạt động bên trong của máy tính số, nơi mà thông tin liên tục di chuyển từ nơi này đến nơi khác. Nhờ ưu điểm của công nghệ tích hợp LSI và VLSI mà một số lượng lớn các Flip-Flop được sắp xếp trong một chip với những định dạng mảng nhớ khác nhau. Các bộ nhớ sử dụng bán dẫn dưới công nghệ Bipolar và MOS là những bộ nhớ có tốc độ cao nhưng giá thành thì liên tục giảm do công nghệ tích hợp ngày càng được cải tiến.

Dữ liệu số cũng có thể lưu trữ bằng cách nạp vào tụ điện, và các bộ nhớ thực hiện theo nguyên lý này có khả năng lưu trữ với mật độ cao và công suất tiêu thụ thấp.

Các bộ nhớ bán dẫn được sử dụng làm bộ nhớ chính cho máy tính như trong hình 7.1, và điều quan trọng nhất đối với bộ nhớ là tốc độ hoạt động phải nhanh. Bộ nhớ chính của máy tính còn được gọi là bộ nhớ hoạt động, nó giao tiếp với bộ xử lý trung tâm (CPU) để thực thi các chương trình. Khi máy tính hoạt động nó sẽ lấy chương trình và dữ liệu thực thi từ bộ nhớ chính. ROM và RAM là các từ viết tắt của các bộ nhớ chính này.

Một định dạng khác của bộ nhớ trong máy tính là bộ nhớ đa dụng (auxiliary memory) như trong hình 7.1, đây là bộ nhớ tách biệt với bộ nhớ chính. Bộ nhớ đa dụng còn gọi là mass storage, nó có khả năng lưu trữ một lượng rất lớn dữ liệu và dữ liệu không bị mất khi ngưng cung cấp nguồn. Bộ nhớ đa dụng hoạt động với tốc độ thấp hơn nhiều so với bộ nhớ chính và nó sử dụng để lưu trữ các chương trình mà có thể không được thực thi khi CPU hoạt động. Dữ liệu từ bộ nhớ đa dụng được chuyển lên bộ nhớ chính để thực thi khi cần thiết. Bộ nhớ đa dụng được sử dụng ở dạng đĩa từ hoặc compact (CD).



Hình 7.1 Sơ đồ khối của hệ thống máy tính

Chúng ta sẽ khảo sát các đặc tính của các thiết bị nhớ sử dụng trong máy tính. Trước tiên là một số thuật ngữ thường dùng trong hệ thống nhớ.

7.2 Một số thuật ngữ cơ bản

Trước khi chúng ta bắt đầu nghiên cứu và thảo luận các vấn đề liên quan đến bộ nhớ, chúng ta cần phải biết nghĩa của một số thuật ngữ cơ bản thường sử dụng trong chương này.

Ô nhớ (Memory cell): là một thiết bị hoặc một mạch điện được sử dụng để lưu trữ một bit dữ liệu (0 hoặc 1). Ví dụ như ô nhớ có thể là một Flip-Flop, một tụ điện hoặc một điểm từ trên băng từ hay đĩa từ.

Từ nhớ (Memory word): là một nhóm các bit nhớ (ô nhớ), nó được biểu diễn dưới dạng một cấu trúc hoặc một kiểu dữ liệu nào đó. Ví dụ như một thanh ghi gồm 8 Flip-Flop có thể lưu trữ một từ nhớ 8 bit. Số bit của một từ nhớ trong máy tính thường có phạm vi từ 8 đến 64 bit tùy thuộc vào mỗi máy tính khác nhau.

Byte: là một thuật ngữ đặc biệt để chỉ một nhóm bao gồm 8 bit. Một byte luôn bao gồm 8 bit. Độ dài của một từ nhớ có thể là một byte cũng có thể là một bit. Giả sử độ dài của một từ nhớ có 8 bit thì cũng tương ứng một byte, một từ nhớ có 16 bit thì tương ứng với hai byte.

Dung lượng nhớ (Capacity): là khả năng có thể lưu trữ tối đa trong một phần của bộ nhớ hoặc trong toàn hệ thống nhớ. Để minh chứng điều này, giả sử chúng ta có bộ nhớ có khả năng lưu trữ 4096 từ nhớ 20 bit thì tổng dung lượng bộ nhớ là 81920 bit và chúng ta cũng có thể biểu diễn dung lượng bộ nhớ dưới dạng (4096 x 20). Khi biểu diễn dưới dạng này thì số đầu (4096) là số lượng từ nhớ, và con số thứ hai (20) đó là số bit của một từ nhớ. Số lượng từ nhớ trong bộ nhớ thường là bội số của 1024, khi dung lượng bộ nhớ lớn thì người ta thường sử dụng đơn vị 1K thay cho 1024 = 2^{10}. Vì vậy bộ nhớ có dung lượng là 4K x 20 thực ra nó cũng là bộ nhớ 4096 x 20. Để phát triển cho các bộ nhớ lớn hơn người ta sử dụng đơn vị 1M tương ứng 2^{20} = 1.048.576 từ nhớ. Vì vậy bộ nhớ có dung lượng là 2M x 8 thực ra nó cũng là bộ nhớ 2.097.152 x 8. Và đơn vị 1G tương ứng ứng 2^{30} = 1.073.741.824 từ nhớ.

Ví dụ 7.1: Cho một chip nhớ bán dẫn 2K x 8. Có bao nhiêu từ nhớ có thể lưu trữ trong chip? Độ dài của một từ nhớ là bao nhiêu? Tính tổng dung lượng của bộ nhớ.

Giải:

2K = 2 x 1024 = 2048 từ nhớ

Mỗi từ nhớ có 8 bit (tương ứng 1 byte). Tổng dung lượng bộ nhớ là:

2048 x 8 = 16.384 bit

Ví dụ 7.2: Cho hai bộ nhớ 5M x 8 và bộ nhớ 1M có độ dài từ nhớ 16 bit. Dung lượng bộ nhớ nào lớn hơn?

Giải:

5M x 8 = 5 x 1.048.576 x 8 = 41.943.040 bit

1M x 16 = 1.048.576 x 16 = 11.777.216 bit

Vậy bộ nhớ 5M x 8 lưu trữ nhiều bit hơn.

Địa chỉ (Address): là một con số dùng để chỉ vị trí của một từ nhớ trong bộ nhớ. Mỗi từ nhớ được lưu trữ trong thiết bị nhớ hoặc hệ thống nhớ có một địa chỉ xác định. Địa chỉ được viết dưới dạng số nhị phân, người ta cũng có thể sử dụng hệ thống số bát phân, thập thân và thập lục phân để biểu diễn cho đơn giản hơn và thường sử dụng nhất là hệ thống số thập lục phân (HEX). Hình 7.2 trình bày một bộ nhớ nhỏ bao gồm 8 từ nhớ, mỗi từ nhớ có một địa chỉ cụ thể biểu diễn bằng số nhị phân 3 bit từ 000 đến 111.

Hoạt động đọc (Read): là hoạt động truy xuất các bit của một từ nhớ tại vị trí cụ thể (địa chỉ) trong bộ nhớ ra ngoài hoặc chuyển sang thiết bị khác. Ví dụ như nếu chúng ta muốn sử dụng từ nhớ thứ 4 của bộ nhớ (hình 7.2) cho mục đích nào đó thì chúng ta phải cho bộ nhớ thực hiện hoạt động đọc tại địa

chỉ 100. Hoạt động đọc còn được gọi là hoạt động lấy dữ liệu vì dữ liệu của từ nhớ được lấy từ trong bộ nhớ ra.

Addresses	
000	Word 0
001	Word 1
010	Word 2
011	Word 3
100	Word 4
101	Word 5
110	Word 6
111	Word 7

Hình 7.2 Địa chỉ của các từ nhớ

Hoạt động ghi (Write): là hoạt động đưa dữ liệu mới vào trong từ nhớ tại địa chỉ xác định. Nó còn được gọi là hoạt động lưu trữ, và khi dữ liệu mới được ghi vào trong vị trí nào đó của bộ nhớ thì nó sẽ thay thế dữ liệu đã có trước trong bộ nhớ tại vị trí đó.

Thời gian truy xuất (Access time): đây là thông số để đánh giá tốc độ hoạt động của bộ nhớ. Thời gian truy xuất là lượng thời gian cần thiết để thực hiện hoạt động đọc. Cụ thể, đó là thời gian được tính từ lúc bộ nhớ nhận địa chỉ vào cho đến khi có dữ liệu tại ngõ ra. Thời gian truy xuất được ký hiệu là t_{ACC}.

Bộ nhớ bay hơi (Volatile): là bộ nhớ khi lưu trữ dữ liệu thì cần phải duy trì nguồn điện cung cấp thì mới giữ được dữ liệu. Khi ngưng cung cấp nguồn thì dữ liệu lưu trữ trong bộ nhớ sẽ bị mất. Có nhiều bộ nhớ bán dẫn là bộ nhớ bay hơi, các bộ nhớ từ là bộ nhớ không bay hơi. Bộ nhớ không bay hơi là bộ nhớ không cần cung cấp nguồn điện mà vẫn lưu giữ được thông tin đã ghi vào trước đó.

RAM (Random-Access Memory): là bộ nhớ có các từ nhớ có thể ghi hoặc đọc ngẫu nhiên bất kỳ lúc nào và bất cứ vị trí nào. Thời gian truy xuất là bằng nhau cho tất cả các từ nhớ và hầu hết các bộ nhớ bán dẫn là bộ nhớ RAM.

ROM (Read-Only Memory): là bộ nhớ bán dẫn được thiết kế cho các ứng dụng có tỉ lệ thực hiện hoạt động đọc cao hơn nhiều so với hoạt động ghi. Về mặt kỹ thuật, ROM có thể được ghi chỉ một lần, và hoạt động ghi này thường do nhà sản xuất thực hiện. Sau đó, khi sử dụng thì thông tin chỉ được

đọc từ bộ nhớ ra bên ngoài. Một số loại bộ nhớ ROM khác thông tin có thể được ghi nhiều hơn một lần, nhưng hoạt động ghi thường phức tạp hơn hoạt động đọc và nó cũng không được thực hiện thường xuyên. Tất cả các bộ nhớ ROM là bộ nhớ không bay hơi và, do đó, dữ liệu lưu trữ sẽ không bị mất khi ngưng cung cấp nguồn.

Bộ nhớ tĩnh (Static Memory): là những bộ nhớ bán dẫn lưu trữ dữ liệu không bị thay đổi khi vẫn còn cung cấp nguồn, và không cần ghi dữ liệu lại khi không cần thay đổi.

Bộ nhớ động (Dynamic Memory): là bộ nhớ mà khi lưu dữ liệu thì dữ liệu không tồn tại vĩnh cửu mặc dù vẫn luôn được cung cấp nguồn, cần phải thực hiện hoạt động ghi lại dữ liệu vào bộ nhớ theo từng chu kỳ nhất định. Hoạt động ghi lại bộ nhớ được gọi là hoạt động "làm tươi" (refresh) bộ nhớ. Nếu không thực hiện làm tươi bộ nhớ theo chu kỳ thì dữ liệu trong bộ nhớ sẽ bị mất.

7.3 Các hoạt động cơ bản của bộ nhớ

Mặc dù các loại bộ nhớ khác nhau thì có các hoạt động bên trong khác nhau, nhưng về cơ bản nguyên lý vẫn giống nhau trong các hệ thống nhớ. Mỗi hệ thống nhớ có thể khác nhau về số lượng các ngõ vào và ngõ ra nhưng đều thực hiện một số chức năng sau:

- ✓ Chọn địa chỉ bộ nhớ, vị trí cần thực hiện hoạt động đọc hoặc ghi dữ liệu.
- ✓ Thực hiện chọn chế độ đọc hoặc ghi.
- ✓ Cung cấp dữ liệu ngõ vào để ghi vào bộ nhớ trong hoạt động ghi.
- ✓ Lấy dữ liệu ngõ ra của bộ nhớ khi thực hiện hoạt động đọc.
- ✓ Cho phép (hoặc không cho phép) bộ nhớ hoạt động để thực hiện yêu cầu đọc/ghi.

Các ngõ vào và ra cơ bản của một bộ nhớ 32 x 4 được trình bày như trong hình 7.3. Bộ nhớ có thể lưu trữ 32 từ nhớ, mỗi từ nhớ có 4 bit. Vì độ dài từ nhớ là 4 bit nên có 4 đường dữ liệu vào từ I_0 đến I_3 và 4 đường dữ liệu ra từ O_0 đến O_3. Khi ghi dữ liệu thì dữ liệu được đưa vào các đường dữ liệu vào. Khi đọc dữ liệu ra thì từ nhớ được lấy ra từ bộ nhớ được cho ra trên các đường dữ liệu ra.

Các đường địa chỉ vào

Vì bộ nhớ lưu trữ được 32 từ nhớ nên sẽ có 32 địa chỉ khác nhau. Vì vậy, chúng ta cần các số nhị phân trong phạm vi từ 00000 đến 11111 để định địa chỉ cho các từ nhớ. Có 5 đường địa chỉ từ A_4 đến A_0. Để ghi hoặc đọc một từ nhớ trong bộ nhớ chúng ta cần cung cấp một địa chỉ 5 bit vào ngõ vào địa

chỉ. Tổng quát, nếu bộ nhớ có N đường địa chỉ ngõ vào thì bộ nhớ sẽ có dung lượng 2^N từ nhớ.



Hình 7.3 Sơ đồ ký hiệu bộ nhớ 32 x 4

Chúng ta có thể thấy bộ nhớ trong hình 7.3(a) có 32 thanh ghi và mỗi thanh ghi có 4 bit được biểu diễn như trong hình 7.3(b). Mỗi địa chỉ có 4 ô nhớ có thể lưu giữ bit 0 hoặc 1. Ví dụ như dữ liệu trong từ nhớ có địa chỉ 00000 là 0110 và địa chỉ 00001 là 1001, …

Ngõ vào $R/\overline{W}$

Đây là ngõ vào điều khiển hoạt động của bộ nhớ: đọc (R) hoặc ghi (W). Ngõ vào này được ký hiệu $R/\overline{W}$, không có dấu phủ định của R tức là hoạt động đọc xảy ra khi $R/\overline{W}$ = 1. Còn W thì có dấu phủ định để chỉ hoạt động ghi được thực hiện khi $R/\overline{W}$ = 0.

Hoạt động đọc và ghi được mô tả như trong hình 7.4, dữ liệu của một từ nhớ 0100 được ghi vào trong bộ nhớ tại địa chỉ 00011 được trình bày như trong hình 7.4(a). Dữ liệu 0100 này được đưa vào các đường dữ liệu vào của bộ nhớ và nó sẽ thay thế dữ liệu trước đó tại địa chỉ 00011. Hình 7.4(b) trình bày quá trình đọc dữ liệu một từ nhớ trong bộ nhớ tại địa chỉ 11110. Dữ liệu của từ nhớ có địa chỉ 11110 được đưa ra trên các đường dữ liệu ra. Sau khi thực hiện hoạt động đọc, dữ liệu 1101 vẫn còn lưu giữ trong bộ nhớ tại địa chỉ 11110. Hay nói cách khác, hoạt động đọc không làm thay đổi dữ liệu lưu trữ trong bộ nhớ.



Hình 7.4 Mô tả quá trình đọc ra và ghi vào bộ nhớ 32 x 4

Cho phép bộ nhớ (Memory Enable)

Trong hệ thống nhớ đôi lúc người ta cần vô hiệu hóa một phần hay toàn bộ hệ thống nhớ, không cho phép nó hoạt động. Tín hiệu sử dụng là ME (Memory Enable) trong hình 7.3, tín hiệu này cũng có thể được gọi với các tên khác nhau như CE (Chip Enable) hoặc CS (Chip Select). Ở đây tín hiệu ngõ vào này tích cực mức cao, để cho phép bộ nhớ hoạt động bình thường thì ngõ vào này phải được giữ ở mức cao. Nếu ngõ vào này ở mức thấp nó sẽ không cho phép bộ nhớ hoạt động, vì thế nó sẽ không đáp ứng khi cho địa chỉ vào và $R/\overline{W}$. Tín hiệu này rất cần thiết khi kết nối các module nhớ lại với nhau để tạo thành bộ nhớ lớn hơn.

Ví dụ 7.3: Cho bộ nhớ có dung lượng 4K x 8

a) Bộ nhớ có bao nhiêu đường dữ liệu vào và bao nhiêu đường dữ liệu ra?

b) Bộ nhớ có bao nhiêu đường địa chỉ?

c) Bộ nhớ có thể lưu trữ được bao nhiêu byte?

Giải:

a) Bộ nhớ có 8 đường dữ liệu vào 8 đường dữ liệu ra vì độ dài từ nhớ là 8 bit.

b) Bộ nhớ có 4K = 4 x 1024 = 4096 tử nhớ. Vì vậy cần có 4096 địa chỉ, và 4096 = 2^{12} nên cần có mã nhị phân 12 bit để làm địa chỉ cho bộ nhớ. Vậy bộ nhớ có 12 đường địa chỉ.

c) 1 byte = 8 bit và độ dài từ nhớ của bộ nhớ cũng là 8 bit. Nên bộ nhớ có thể lưu trữ được 4Kbyte = 4096 Byte.

7.4 Kết nối giữa CPU và bộ nhớ



Hình 7.5 Ba nhóm bus kết nối giữa CPU và bộ nhớ

Bộ nhớ chính của máy tính được cấu thành từ các IC nhớ ROM và RAM được giao tiếp với CPU thông qua ba nhóm bus tín hiệu. Như trong hình 7.5 có bus địa chỉ, bus dữ liệu và bus điều khiển. Mỗi bus như vậy sẽ có một số đường trong đó, và số lượng đường trong bus thay đổi tùy thuộc vào hệ thống. Ba bus này mỗi bus đóng một vai trò nhất định trong việc cho phép CPU ghi dữ liệu vào bộ nhớ và đọc dữ liệu từ bộ nhớ ra.

Khi máy tính thực thi chương trình thì CPU liên tục đọc thông tin từ những vị trí khác nhau trong bộ nhớ. CPU cũng có thể ghi thông tin vào những vị trí khác nhau của bộ nhớ và khi nào CPU cần ghi dữ liệu vào bộ nhớ thì nó thực hiện theo các bước sau:

Hoạt động ghi

- ✓ CPU cung cấp địa chỉ dưới dạng mã nhị phân xác định vị trí trong bộ nhớ nơi cần lưu trữ dữ liệu. Địa chỉ này được đặt trên bus địa chỉ.
- ✓ CPU đặt dữ liệu cần lưu trữ lên bus dữ liệu.
- ✓ CPU tác động mức logic tích cực lên bus điều khiển sao cho bộ nhớ thực hiện hoạt động ghi.
- ✓ Các IC nhớ giải mã địa chỉ để xác định vị trí được lựa chọn để lưu trữ dữ liệu.
- ✓ Dữ liệu trên bus dữ liệu được chuyển vào trong bộ nhớ tại vị trí đã định.

Khi CPU muốn đọc dữ liệu từ một vị trí cụ thể trong bộ nhớ thì sẽ thực hiện theo các bước sau:

- ✓ CPU cung cấp địa chỉ dưới dạng mã nhị phân xác định vị trí trong bộ nhớ nơi cần truy xuất dữ liệu. Địa chỉ này được đặt trên bus địa chỉ.
- ✓ CPU tác động mức logic tích cực lên bus điều khiển sao cho bộ nhớ thực hiện hoạt động đọc.
- ✓ Các IC nhớ giải mã địa chỉ để xác định vị trí được lựa chọn để đọc dữ liệu.
- ✓ Các IC nhớ lấy dữ liệu tại vị trí đã chọn đặt lên bus dữ liệu để chuyển đến CPU.

Bus địa chỉ: là bus một chiều bao gồm các đường địa chỉ để chuyển các bit địa chỉ từ CPU đến các IC nhớ để chọn một vị trí trong bộ nhớ. Số đường địa chỉ trong bus tùy thuộc vào số lượng từ nhớ trong hệ thống.

Bus dữ liệu: là bus hai chiều bao gồm các đường dữ liệu để chuyển các bit dữ liệu giữa CPU và các IC nhớ. Số đường dữ liệu trong bus tùy thuộc vào độ dài của một từ nhớ.

Bus điều khiển: là bus một chiều chứa các tín hiệu điều khiển (như là $R/\overline{W}$ và CE) để chuyển các yêu cầu từ CPU đến các IC nhớ.

7.5 Bộ nhớ ROM (Read-Only Memory)

ROM là một trong các loại bộ nhớ bán dẫn được chế tạo để lưu trữ dữ liệu vĩnh cửu hoặc dữ liệu không thường xuyên thay đổi. Trong quá trình hoạt động thì không có dữ liệu mới được ghi vào ROM, nhưng trái lại dữ liệu sẽ được đọc từ ROM. Có một số loại ROM dữ liệu được ghi vào trong quá trình sản xuất, một số loại khác thì dữ liệu do người sử dụng ghi vào. Quá trình ghi dữ liệu vào ROM gọi là lập trình hay burning ROM. Một số loại ROM thì không thể thay đổi dữ liệu của nó khi đã lập trình, một số loại khác thì có thể xóa và lập trình lại theo ý muốn.

ROM thường sử dụng để lưu trữ dữ liệu và thông tin không thay đổi trong suốt quá trình hoạt động của hệ thống. ROM chủ yếu để lưu trữ chương trình cho vi xử lý. Vì ROM là bộ nhớ không bay hơi, chương trình sẽ không bị mất khi tắt nguồn. Khi bắt đầu cấp nguồn thì vi xử lý có thể lập tức thực thi chương trình đã lưu trữ trong ROM. ROM cũng có thể sử dụng để lưu trữ chương trình hay dữ liệu cho các thiết bị sử dụng vi xử lý để điều khiển như máy tính tiền điện tử hay hệ thống an ninh.

Một sơ đồ ký hiệu của ROM được trình bày như trong hình 7.6(a). Trong sơ đồ này các tín hiệu vào ra được chia làm ba loại gồm: các ngõ vào địa chỉ, các ngõ vào điều khiển và các ngõ ra. Như đã trình bày trong phần trước, chúng ta có thể xác định bộ nhớ ROM này có thể lưu trữ được 16 từ nhớ vì nó có $2^4 = 16$ địa chỉ và mỗi từ nhớ có độ dài là 8 bit vì nó có 8 đường dữ liệu ngõ ra. Vì thế có thể gọi ROM này là ROM 16 x 8.

SƠ ĐỒ KHỐI CỦA ROM



(a)

	Address				Data							
Word	A_3	A_2	A_1	A_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	1	1	0	1	1	1	1	0
1	0	0	0	1	0	0	1	1	1	0	1	0
2	0	0	1	0	1	0	0	0	0	1	0	1
3	0	0	1	1	1	0	1	0	1	1	1	1
4	0	1	0	0	0	0	0	1	1	0	0	1
5	0	1	0	1	0	1	1	1	1	0	1	1
6	0	1	1	0	0	0	0	0	0	0	0	0
7	0	1	1	1	1	1	1	0	1	1	0	1
8	1	0	0	0	0	0	1	1	1	1	0	0
9	1	0	0	1	1	1	1	1	1	1	1	1
10	1	0	1	0	1	0	1	1	1	0	0	0
11	1	0	1	1	1	1	0	0	0	1	1	1
12	1	1	0	0	0	0	1	0	0	1	1	1
13	1	1	0	1	0	1	1	0	1	0	1	0
14	1	1	1	0	1	1	0	1	0	0	1	0
15	1	1	1	1	0	1	0	1	1	0	1	1

(b)

	Address	Data
Word	A_3 A_2 A_1 A_0	D_7–D_0
0	0	DE
1	1	3A
2	2	85
3	3	AF
4	4	19
5	5	7B
6	6	00
7	7	ED
8	8	3C
9	9	FF
10	A	B8
11	B	C7
12	C	27
13	D	6A
14	E	D2
15	F	5B

(c)

Hình 7.6 Sơ đồ ký hiệu của một loại ROM điển hình

Ngõ ra dữ liệu của hầu hết các loại ROM là ngõ ra ba trạng thái, điều này cho phép kết nối các bộ nhớ ROM có bus dữ liệu giống nhau vào bus dữ liệu chung để mở rộng dung lượng nhớ. Số lượng đường dữ liệu ngõ ra thường là 4, 8 hay 16 đường và thông dụng nhất là bộ nhớ có 8 đường dữ liệu.

Tín hiệu điều khiển $\overline{CS}$ (Chip Select) là tín hiệu chuẩn chung cho các loại bộ nhớ ROM. Đây là ngõ vào sử dụng để cho phép hay không cho phép xuất dữ liệu ra. Một số nhà sản xuất cũng có thể sử dụng ký hiệu khác cho ngõ vào này có thể là CE (Chip Enable) hoặc OE (Output Enable). Một số loại ROM có thể có hai hoặc nhiều hơn các ngõ vào này nhưng để ROM xuất dữ liệu ra thì tất cả phải ở mức logic tích cực. Một số loại ROM khác thì một trong các ngõ vào này (thường là CE) sử dụng để đưa ROM về chế độ chờ (standby) khi không được sử dụng. Do đó, có thể làm giảm dòng tiêu thụ từ nguồn cung cấp.

Tín hiệu ngõ vào $\overline{CS}$ trong hình 7.6(a) tích cực mức thấp, vì vậy ngõ vào này phải được cung cấp mức logic thấp mới cho phép dữ liệu trong ROM đi ra ngõ ra dữ liệu. Chú ý rằng không tín hiệu $R/\overline{W}$ (read/write) vì ROM không thể ghi dữ liệu trong quá trình hoạt động bình thường.

Hoạt động đọc

Giả sử ROM đã được ghi dữ liệu như trong bảng của hình 7.6(b). 16 từ nhớ khác nhau được lưu trữ tại 16 địa chỉ trong ROM. Ví dụ như dữ liệu của một từ nhớ lưu tại địa chỉ 0011 là 10101111. Dĩ nhiên, dữ liệu lưu trữ trong ROM ở dạng các bit nhị phân, nhưng chúng ta thường sử dụng dữ liệu ở dạng số HEX để lập trình cho ROM dễ dàng hơn. Dữ liệu dạng số HEX này cũng được trình bày như trong bảng của hình 7.6(c).

Để đọc dữ liệu của một từ nhớ trong ROM, chúng ta phải cần thực hiện hai công việc: (1) đặt địa chỉ và ngõ vào địa chỉ, (2) tác động mức logic tích cực cho ngõ vào điều khiển. Ví dụ như nếu chúng ta muốn đọc dữ liệu lưu trữ trong ROM tại địa chỉ 0111 thì chúng ta phải cho vào $A_3A_2A_1A_0$ = 0111 và sau đó cho ngõ vào $\overline{CS}$ xuống mức thấp. ROM sẽ giải mã địa chỉ ngõ vào để chọn đúng từ nhớ và xuất dữ liệu ra 11101101, dữ liệu này sẽ xuất hiện tại các ngõ ra D_7 đến D_0. Nếu giữ $\overline{CS}$ ở mức cao thì sẽ không cho phép ROM xuất dữ liệu ra và các ngõ ra D_7 đến D_0 ở trạng thái tổng trở cao (Hi-Z).

7.6 Cấu trúc bộ nhớ ROM

Cấu trúc bên trong của một bộ nhớ ROM thì rất phức tạp và chúng ta không cần phải quan tâm nhiều chi tiết bên trong. Tuy nhiên, về mặt cấu trúc thì chúng ta xem xét những thành phần chính bên trong của một bộ nhớ ROM đơn giản có dung lượng 16 x 8 được trình bày như trong hình 7.7. Trong cấu trúc này bao gồm bốn phần cơ bản: mảng thanh ghi, giải mã hàng, giải mã cột và bộ đệm ngõ ra.

Mảng thanh ghi

Mảng thanh ghi sử dụng để lưu trữ dữ liệu khi lập trình trong bộ nhớ ROM. Mỗi thanh ghi có số lượng tế bào nhớ bằng với độ dài của một từ nhớ. Trong trường hợp này, thanh ghi lưu trữ có 8 bit. Các thanh ghi được xếp thành một mảng ma trận vuông và đây là dạng thường thấy trong các chip nhớ bán dẫn. Vị trí cụ thể của một thanh ghi được xác định từ một hàng và một cột cụ thể. Ví dụ như thanh ghi số 0 thì nằm ở hàng 0 và cột 0, thanh ghi số 9 thì nằm ở hàng 1 và cột 2.

Dữ liệu ngõ ra 8 bit của mỗi thanh ghi thì được nối đến bus dữ liệu chung ở bên trong. Mỗi thanh ghi có hai tín hiệu ngõ vào cho phép E và cả hai tín hiệu này phải ở mức cao thì thanh ghi mới xuất dữ liệu trong thanh ghi ra trên bus dữ liệu chung.



Hình 7.7 Sơ đồ cấu trúc của ROM 16 x 8

Giải mã địa chỉ

Khi đặt một mã địa chỉ vào $A_3A_2A_1A_0$ sẽ xác định được thanh ghi nào trong mảng được cho phép đưa 8 bit dữ liệu lên bus dữ liệu. Các bit địa chỉ A_1A_0 được giải mã để chọn 1 trong 4 hàng và các bit địa chỉ A_3A_2 được giải mã để chọn 1 trong 4 cột. Và chỉ có duy nhất một thanh ghi có cả hàng và cột được chọn bằng một địa chỉ ngõ vào và thanh thi này sẽ được cho phép.

Ví dụ 7.4: Thanh ghi nào được cho phép khi ngõ vào địa chỉ là 1101?

Giải:

Với $A_3A_2 = 11$ qua mạch giải mã chọn được cột 3 và $A_1A_0 = 01$ sẽ chọn được hàng 1. Thanh ghi 13 có cả 2 ngõ cho phép mức 1, vì vậy dữ liệu trong thanh ghi 13 được đưa ra bus dữ liệu. Chú ý rằng tất cả các thanh ghi khác trên cột 3 chỉ có 1 ngõ vào cho phép tích cực, tương tự cho hàng 1 các thanh ghi khác trên hàng này cũng chỉ có 1 ngõ cho phép được tích cực nên các thanh ghi này không xuất dữ liệu ra.

Ví dụ 7.5: Địa chỉ ngõ vào là bao nhiêu khi muốn chọn thanh ghi 7?

Giải:

Các ngõ vào cho phép của thanh ghi 7 được nối vào hàng 3 và cột 1. Để chọn hàng 3 thì các ngõ vào A_1A_0 phải là 11 và để chọn cột 1 thì các ngõ vào A_3A_2 phải có giá trị là 01. Vì vậy, địa chỉ cần thiết là $A_3A_2A_1A_0 = 0111$.

Bộ đệm ngõ ra

Một thanh ghi được cho phép bởi các địa chỉ ngõ vào, nó sẽ đưa dữ liệu ra bus dữ liệu. Dữ liệu này được đưa vào bộ đệm dữ liệu ngõ ra. Khi cho tín hiệu $\overline{CS}$ xuống mức thấp thì dữ liệu trong bộ đệm sẽ được xuất ra ngoài. Nếu $\overline{CS}$ ở mức cao thì ngõ ra bộ đệm có trạng thái Hi-Z và D_7 đến D_0 sẽ được thả nổi.

Cấu trúc này cũng được thể hiện trong hình 7.7 và cũng tương tự như vậy cho các IC bộ nhớ ROM khác. Tùy thuộc vào số lượng từ nhớ mà một số bộ nhớ ROM có thể không sắp xếp các thanh ghi ở dạng ma trận vuông. Ví dụ như IC nhớ 27C64 của hãng Intel là bộ nhớ ROM công nghệ CMOS có thể lưu trữ 8192 từ nhớ 8 bit. Nó có 8192 thanh ghi được xếp thành 256 hàng mỗi hàng có 32 thanh ghi. Dung lượng nhớ là 8K x 8.

Ví dụ 7.6: Mô tả cấu trúc bên trong bộ nhớ ROM có thể lưu trữ 4K byte sử dụng mảng ma trận vuông.

Giải:

4K = 4 x 1024 = 4096

Bộ nhớ ROM có thể lưu trữ 4096 từ nhớ 8 bit. Mỗi từ nhớ có thể được lưu trữ trong thanh ghi 8 bit. Vì vậy có 4096 thanh ghi được nối chung bus dữ liệu bên trong chip. Vì $4096 = 64^2$ nên các thanh ghi được xếp thành mảng ma trận vuông 64 x 64, cũng chính là 64 hàng và 64 cột. Như vậy, cần phải có mạch giải mã để chọn 1 trong 64 hàng thì cần có 6 đường địa chỉ vào và mạch giải mã thứ hai cũng chọn 1 trong 64 cột cũng cần có 6 đường địa chỉ vào. Vậy số đường địa chỉ sẽ là 12 và sẽ có $2^{12} = 4096$ địa chỉ khác nhau.

7.7 Các thời gian hoạt động của ROM

Trong quá trình thực hiện hoạt động đọc của ROM phải mất một khoảng thời gian nhất định khi đặt các tín hiệu ngõ vào cho ROM đến khi xuất hiện dữ liệu ngõ ra. Thời gian trì hoãn này được gọi là thời gian truy xuất (t_{ACC}) và thời gian này được sử dụng để đo tốc độ của ROM. Thời gian truy xuất được mô tả trong dạng sóng hình 7.8.

Dạng sóng đầu tiên là của các ngõ vào địa chỉ, dạng sóng ở giữa là của tín hiệu cho phép tích cực mức thấp $\overline{CS}$ và dạng sóng cuối cùng là dữ liệu ngõ

ra. Tại thời điểm t_0 đặt một địa chỉ cụ thể vào bus địa chỉ, $\overline{CS}$ đang ở mức cao, vì thế ngõ ra dữ liệu có trạng thái tổng trở cao.

Trước thời điểm t_1, các ngõ vào địa chỉ được thay đổi để bắt đầu chu kỳ đọc dữ liệu. Tại thời điểm t_1, thì địa chỉ mới được chấp nhận. Tại thời điểm này mạch giải mã bên trong ROM bắt đầu giải mã địa chỉ để chọn thanh ghi xuất dữ liệu ra bộ đệm ngõ ra. Tại thời điểm t_2, tín hiệu ngõ vào $\overline{CS}$ được tích cực để cho phép bộ đệm dữ liệu xuất dữ liệu ra. Cuối cùng tại thời điểm t_3, các ngõ ra thay đổi từ trạng thái Hi-Z sang các mức logic tương ứng với các giá trị lưu trữ trong thanh ghi được chọn.

Thời gian trì hoãn giữa t_1 khi địa chỉ mới có hiệu lực và t_3 khi có dữ liệu ra là thời gian truy xuất t_{ACC}. Các loại ROM công nghệ bipolar thông thường có thời gian truy xuất từ 30 ns đến 90 ns, thời gian truy xuất của các loại ROM công nghệ NMOS nằm trong khoảng từ 35 ns đến 500 ns. Với công nghệ CMOS thì có cải tiến đáng kể về thời gian truy xuất nằm trong khoảng từ 20 ns đến 60 ns. Do đó, người ta không sản xuất ROM có dung lượng lớn với công nghệ bipolar và NMOS.

Một thông số khác về thời gian cũng rất quan trọng là thời gian cho phép ngõ ra (t_{OE}), đây là thời gian trì hoãn khi cho tín hiệu $\overline{CS}$ tích cực đến khi có dữ liệu ra.



Hình 7.8 Các khoảng thời gian hoạt động của ROM

Giá trị t_{OE} trong khoảng từ 10 đến 20 ns đối với các loại ROM công nghệ bipolar, từ 25 đến 100 ns đối với các loại ROM công nghệ NMOS và từ 12 đến 50 ns đối với các loại ROM công nghệ CMOS. Thông số thời gian này

rất quan trọng trong tình huống mà các ngõ vào địa chỉ đã nhận địa chỉ mới nhưng ROM được hoàn thành việc xuất dữ liệu ngõ ra.

7.8 Các loại ROM

Chúng ta đã nắm được cấu trúc bên trong cũng như bên ngoài của bộ nhớ ROM, và bây giờ chúng ta sẽ xem xét đến các loại ROM khác nhau. Các loại ROM khác nhau chủ yếu về cách lập chương trình, xóa chương trình và lập trình lại.

ROM lập trình bằng mặt nạ (Mask-Programmed ROM)

Đối với ROM lập trình bằng mặt nạ (MROM) thì dữ liệu trong ROM được lưu trữ trong lúc chế tạo ROM. Chúng ta có thể nhận thấy trong hình 7.9, MROM được cấu tạo bằng một mảng các trasistor. Dữ liệu được lưu trữ bằng cách nối hoặc không nối cực nguồn (S) của transistor với cột ngõ ra. Bước cuối cùng trong quá trình sản xuất là kết nối đường dẫn. Việc kết nối này sử dụng một mặt nạ kim loại trên chất bán dẫn silicon để xác định các điểm kết nối giống như cách mà chúng ta muốn vẽ một chữ hoặc số lên tường bằng cách phun sơn (chúng ta sẽ sử dụng 1 tờ giấy cắt rỗng chữ hoặc số rồi dán lên tường sau đó phun sơn, loại bỏ tờ giấy chúng ta sẽ có được chữ hoặc số trên tường). Mặt nạ này rất chính xác và phải được làm riêng biệt cho từng khách hàng với dữ liệu lưu trữ phải chính xác. Do đó, loại ROM này chỉ kinh tế khi sản xuất với số lượng lớn và thông tin lưu trữ trong ROM là hoàn toàn giống nhau.

ROM lập trình bằng mặt nạ là bộ nhớ chỉ cho phép đọc dữ liệu ra không ghi dữ liệu lại được (ROM). Nhưng thuật ngữ ROM dùng để gọi chung cho các bộ nhớ chỉ đọc dữ liệu ra trong quá trình hoạt động của nó. Chúng ta sẽ dùng thuật ngữ khác để gọi cho ROM này là MROM, M là Mask-Programmed.

Một bộ nhớ MROM công nghệ MOS cỡ nhỏ được trình bày như trong hình 7.9. Bộ nhớ bao gồm 16 ô nhớ được xếp thành 4 hàng mỗi hàng 4 ô nhớ. Mỗi ô nhớ là một transistor MOSFET kênh N có cực máng D được nối chung và nối lên nguồn Vdd. Hàng trên cùng (hàng 0) bao gồm 4 transistor là một thanh ghi 4 bit trong đó cực nguồn của Q_0 và Q_2 được nối đến cột ngõ ra tương ứng trong khi Q_1 và Q_3 thì không được nối cực nguồn. Các hàng còn lại thì cũng tương ứng như hàng 0 nhưng vị trí các transistor được nối cực nguồn đến ngõ ra có thể khác nhau. Việc kết nối hay không kết nối cực nguồn đến cột ngõ ra để xác định bit lưu trữ là 1 hay là 0. Điều kiện để kết nối cực nguồn là dựa vào mặt nạ trên cơ sở dữ liệu của khách hàng cung cấp.



Address		Data			
A_1	A_0	D_3	D_2	D_1	D_0
0	0	1	0	1	0
0	1	1	0	0	1
1	0	1	1	1	0
1	1	0	1	1	1

Hình 7.9 Cấu tạo của MROM sử dụng MOSFET làm tế bào nhớ

Các bit dữ liệu ra được lấy trên các cột, ví dụ như cột D_3 có các transistor kết nối vào là Q_0, Q_4 và Q_8. Cột ngõ ra này có thể được nối lên Vdd hoặc nối xuống 0V tùy thuộc vào trạng thái của các transistor. Nếu một trong ba transistor Q_0, Q_4 và Q_8 dẫn thì D_3 sẽ có mức cao, nếu cả ba không dẫn thì D_3 sẽ có mức thấp nhờ điện trở kéo xuống mass. Khi hoạt động thì chỉ có một trong ba transistor này dẫn và nó được điều khiển từ ngõ ra mạch giải mã.

Mạch giải mã để chọn 1 trong 4 đường từ ngõ vào địa chỉ A_1A_0 để chọn 1 hàng thanh ghi xuất dữ liệu ra. Mạch giải mã có ngõ ra tích cực mức cao cung cấp cho ngõ vào các cực cổng trên một hàng các ô nhớ. Khi tín hiệu cho phép $\overline{EN}$ của bộ giải mã ở mức cao thì tất cả các ngõ ra của bộ giải mã sẽ ở mức thấp dẫn đến tất cả các transistor sẽ off vì không có điện áp cấp cho cực cổng. Trong trường hợp này tất cả các ngõ ra của bộ nhớ ở mức thấp.

Khi tín hiệu cho phép $\overline{EN}$ của bộ giải mã ở mức cao, ngõ vào địa chỉ xác định một hàng (thanh ghi) sẽ được cho phép, vì vậy ngõ ra sẽ có dữ liệu. Ví dụ như để đọc hàng 0 thì ngõ vào A_1A_0 phải bằng 00, ngõ ra bộ giải mã sẽ có mức cao cho hàng 0, tất cả các hàng khác có mức 0. Mức cao trên hàng 0 sẽ làm cho transistor Q_0, Q_1, Q_2, Q_3 dẫn, điện áp Vdd được nối đến cực nguồn của các transistor. Ngõ ra D_3 và D_1 sẽ lên mức cao bởi vì cực nguồn của Q_0 và Q_2 được nối đến các cột tương ứng. Còn ngõ ra D_2 và D_0 sẽ vẫn ở mức

thấp vì không có đường dẫn từ cực nguồn Q_1 và Q_3 đến cột tương ứng. Nếu cho vào ngõ vào địa chỉ khác thì dữ liệu ngõ ra được lấy từ thanh ghi tương ứng khác. Địa chỉ và dữ liệu cụ thể của bộ nhớ được trình bày trong bảng của hình 7.9.

Ví dụ 7.7: MROM có thể sử dụng để lưu trữ bảng dữ liệu của hàm toán. Trình bày phương pháp MROM trong hình 7.9 sử dụng để lưu trữ hàm $y = x^2 + 3$, trong đó các ngõ vào địa chỉ là giá trị x, giá trị dữ liệu ngõ ra là giá trị của hàm y.

Bảng 7.1 Bảng dữ liệu của hàm toán

x		$y = x^2 + 3$			
A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	1	1
0	1	0	1	0	0
1	0	0	1	1	1
1	1	1	1	0	0

Giải:

Bước đầu tiên là thiết lập bảng trình bày dữ liệu ngõ ra mong muốn cho từng địa chỉ ngõ vào. Ngõ vào số nhị phân x được biểu diễn bằng các địa chỉ A_1A_0. Số nhị phân ngõ ra mong muốn là giá trị y. Ví dụ như khi $x = A_1A_0 = 10_2 = 2_{10}$, ngõ ra sẽ là $2^2 + 3 = 7_{10} = 0111_2$. Tất cả các ngõ vào ra được trình bày trong bảng 7.1. Bảng này được cung cấp cho nhà sản xuất MROM, nhà sản xuất sẽ thực hiện mặt nạ để xác định vị trí kết nối hay không kết nối. Theo dữ liệu trong bảng thì trong thanh ghi đầu tiên (hàng 0) các transistor Q_0 và Q_1 không được kết nối cực nguồn với cột tương ứng, trong khi đó Q_2 và Q_3 phải được kết nối cực nguồn với cột tương ứng.

Bộ nhớ MROM thường cũng có ngõ ra 3 trạng thái để cho phép kết nối với bus dữ liệu chung. Do đó cần phải có ngõ vào điều khiển cho phép hay không cho phép ngõ ra 3 trạng thái. Ngõ vào điều khiển này thường được gọi là OE (Output Enable). Để phân biệt ngõ vào cho phép 3 trạng thái với ngõ vào cho phép của mạch giải mã thì ngõ vào cho phép của mạch giải mã thường được sử dụng ký hiệu CE (Chip Enable). Ngõ vào CE không chỉ cho phép mạch giải mã mà còn có thể được thực nhiều chức năng khác. Khi CE không cho phép, tất cả các chức năng khác của chip sẽ không được thực hiện bao gồm cả ngõ ra 3 trạng thái, mà toàn bộ mạch điện được đưa về trạng thái stanby để tiêu thụ dòng điện tối thiểu từ nguồn cung cấp. Một bộ nhớ MROM 32K x 8 được trình bày như trong hình 7.10. Bộ nhớ có 15 đường địa chỉ (A_0

– A_{14}) có thể phân biệt được 2^{15} = 32.768 địa chỉ nhớ. Mỗi địa chỉ nhớ lưu trữ 8 bit dữ liệu và có thể xuất ra từ D_7 đến D_0 khi được cho phép.



Hình 7.10 Sơ đồ ký hiệu của MROM 32K x 8

ROM cho phép lập trình (Programmable ROM)

ROM lập trình bằng mặt nạ có giá thành rất cao, nó không được sử dụng ngoại trừ các ứng dụng cao cấp, trong các thiết bị người ta không quan tâm đến giá. Để sử dụng cho các ứng dụng cấp thấp, các nhà sản xuất phát triển ROM có các điểm kết nối bằng cầu chì và do người sử dụng lập trình (PROM). Và một khi đã lập trình cho ROM thì PROM cũng giống như MROM, không xóa và lập trình lại được. Vì thế nếu chương trình trong PROM bị sai hoặc muốn thay đổi thì phải bỏ PROM và lập trình cho PROM khác.

Cấu trúc của PROM cũng giống như MROM đều có các điểm kết nối nhưng PROM kết nối bằng cầu chì, mà khi nạp dữ liệu cho nó thì các cầu chì này được giữ lại hay loại bỏ tùy thuộc vào mức logic 0 hay 1 được lưu trữ. Cầu chì được nối với chân nguồn của mỗi transistor, và khi PROM chưa được nạp dữ liệu thì các transistor được xem như tất cả đều lưu trữ bit 1. Người sử dụng có thể loại bỏ cầu chì của bất kỳ transistor nào để lưu trữ mức logic 0. Đối với loại ROM này thì dữ liệu có thể được đưa vào bằng cách chọn hàng bằng ngõ vào địa chỉ và đặt dữ liệu vào ngõ vào dữ liệu và sau đó đưa một xung đến chân lập trình đặc biệt của IC. Các hoạt động bên trong của PROM được trình bày như trong hình 7.11.



Hình 7.11 Cấu trúc của các tế bào nhớ của PROM

Muốn ghi dữ liệu vào PROM chúng ta thực hiện như sau: trước tiên đưa địa chỉ để chọn hàng, tất cả các transistor trong hàng được chọn đều ở trạng thái ON, tiếp theo đặt V_{pp} vào cực máng các transistor. Các transistor có dữ liệu là mức 0 sẽ có dòng điện tương đối lớn chạy qua làm đứt các cầu chì kết nối trên cực nguồn của transistor, như vậy sẽ lưu trữ được bit 0 vĩnh viễn không thể thay đổi. Các transistor có dữ liệu vào là mức 1 thì một bên (cực máng) có V_{pp} một bên còn lại (cực nguồn) có V_{dd} nên dòng điện chạy qua cầu chì nhỏ và do đó cầu chì không bị đứt vẫn giữ được kết nối. Tất cả các địa chỉ khác cũng được thực hiện tương tự như thế. Dữ liệu lưu trữ vĩnh viễn trong PROM được đọc ra bằng cách cấp nguồn V_{dd} vào cực máng các transistor và cho địa chỉ vào để chọn hàng. Khi một hàng được chọn bằng địa chỉ ngõ vào thì toàn bộ các transistor trong hàng đó đều ON nhưng chỉ có những transistor giữ được kết nối cực nguồn thì ngõ ra dữ liệu có bit 1 còn các transistor đã bị làm đứt cầu chì kết nối cực nguồn sẽ có mức logic 0 ở ngõ ra dữ liệu. Dữ liệu sẽ không thay đổi khi chúng ta ngưng cung cấp nguồn cho bộ nhớ PROM vì không thể nối lại các cầu chì đã bị làm đứt.

ROM cho phép lập trình và xóa được (Erasable Programmable ROM – EPROM)

Người sử dụng có thể lập trình cho EPROM và cũng có thể xóa chương trình nếu muốn. Một khi nạp chương trình cho EPROM thì chương trình được lưu trữ vô thời hạn và EPROM là bộ nhớ không bay hơi. Quá trình nạp chương trình cho EPROM cũng gần giống như PROM.

Cấu tạo của EPROM cũng từ các transistor MOS có cực cổng silicon mà không có kết nối bằng điện (giống như cực cổng thả nổi) nhưng cũng gần giống như điện cực của tụ điện. Ở trạng thái bình thường khi chưa lưu trữ dữ

liệu thì cực cổng không được phân cực và ngõ ra transistor có mức logic 1 khi được chọn từ địa chỉ ngõ vào. Để nạp dữ liệu mức 0 vào bộ nhớ thì người ta cấp một xung điện có điện áp cao làm cho ngõ vào cực cổng thả nổi tích điện. Việc tích điện trên cực cổng làm cho transistor có mức logic 0 ở ngõ ra khi nó được chọn bằng địa chỉ ngõ vào. Vì việc tích điện trên cực cổng thả nổi không có đường xả nên mức logic 0 được lưu trữ cho đến khi bị xóa đi. Tất cả các ô nhớ được đặt về mức logic 1 khi EPROM bị xóa. Để làm việc này, thì điện tích tích trên cực cổng thả nổi phải được trung tính bằng cách chiếu ánh sáng cực tím cường độ cao vào lớp silicon trong vài phút.



(a)



(b)

	Inputs				Outputs
Mode	$\overline{CE}$	$\overline{OE}$	$\overline{PGM}$	VPP	$D_7 - D_0$
Read	0	0	1	0–5V	$DATA_{out}$
Output Disable	0	1	1	0–5V	High Z
Standby	1	X	X	X	High Z
Program	0	1	0	12.75 V	$DATA_{In}$
PGM Verify	0	0	1	12.75 V	$DATA_{out}$

(c)

Hình 7.12 Sơ đồ ký hiệu của EPROM 27C64

Hình 7.12(a) là sơ đồ ký hiệu của EPROM 27C64 có 13 đường vào địa chỉ nên sẽ có 2^{13} = 8192 từ nhớ và 8 đường ngõ ra dữ liệu. Có bốn ngõ vào điều khiển: (1) $\overline{CE}$ là ngõ vào cho phép được sử dụng để đưa EPROM về trạng thái standby để giảm công suất tiêu thụ; (2) $\overline{OE}$ là tín hiệu cho phép xuất dữ liệu ra được sử dụng để điều khiển bộ đệm dữ liệu ba trạng thái ngõ ra cho phép EPROM có thể kết nối với bus dữ liệu chung của hệ thống; (3) V_{pp} là điện áp đặc biệt sử dụng cho lập trình; (4) $\overline{PGM}$ là ngõ vào cho phép lập trình, ngõ vào này phải ở mức logic tích cực khi ghi dữ liệu vào địa chỉ đã chọn.

Các MODE hoạt động của IC 27C64 được điều khiển bằng các ngõ vào $\overline{CE}$, $\overline{OE}$, V_{pp} và $\overline{PGM}$ được trình bày trong bảng của hình 7.12(c). Chế độ lập trình được sử dụng để ghi dữ liệu vào EPROM. Quá trình xử lý ghi từng từ nhớ vào một địa chỉ tương ứng theo thứ tự như sau:

- Cho địa chỉ vào các ngõ vào địa chỉ.
- Cho dữ liệu cần ghi vào các ngõ vào dữ liệu, dữ liệu này phải được giữ trong suốt quá trình ghi.
- Cho điện áp cao 12,5 V vào ngõ vào V_{pp}.
- Cho $\overline{CE}$ xuống mức logic 0.
- Cấp xung mức thấp khoảng 100 µs vào ngõ vào PGM, (bình thường PGM phải ở mức 1 khi cần nạp thì cho PGM xuống mức 0 rồi trả về mức 1).

Quá trình này được lặp lại cho các địa chỉ khác cho đến hết dung lượng nhớ.

Nhược điểm chính của loại ROM này là phải xóa bằng tia cực tím (thường gọi là UVEPROM) và phải tháo ra khỏi mạch để xóa. Thời gian xóa thường mất khoảng 20 phút.

ROM cho phép lập trình và xóa bằng điện (Electrically Erasable PROM – EEPROM)

Nhược điểm của EPROM đã được phát triển trên EEPROM. EEPROM cũng có cấu trúc giống như EPROM nhưng nó được thêm vào một lớp oxide mỏng trên cực máng của từng tế bào nhớ MOSFET. Sự thay đổi này là nguyên nhân làm cho EEPROM có thể xóa được bằng điện. Bằng cách đặt một điện áp cao (21V) giữa cực cổng và cực máng của MOSFET để dẫn các điện tích vào cực cổng thả nổi và các điện tích này vẫn còn tồn tại khi tắt nguồn, và chiều ngược lại cũng đặt điện áp này vào để loại bỏ các điện tích trong cực cổng thả nổi để xóa tế bào nhớ. Vì việc tích điện và giải phóng điện tích đều cần có dòng điện (nhưng dòng điện này tương đối thấp) nên khi lập trình hay xóa EEPROM có thể thực hiện ngay trên mạch điện.

Một ưu điểm nữa của EEPROM so với EPROM là nó có khả năng xóa và ghi dữ liệu từng byte. Trong quá trình ghi dữ liệu thì mạch điện bên trong tự động xóa dữ liệu trước đó tại địa chỉ cần ghi và ghi dữ liệu mới. Vì có thể xóa từng byte nên chúng ta có thể dễ dàng thay đổi dữ liệu trong EEPROM.

Những EEPROM đầu tiên được sản xuất như 2816 của Intel không có tích hợp mạch điện tạo điện áp 21 V và mạch điều khiển trình tự xóa nên nó cần phải được hỗ trợ thêm mạch điện bên ngoài để thực hiện hoạt động xóa. Ngược lại, những EEPROM mới hơn như 2864 đã được tích hợp mạch điện chuyển đổi DC-DC biến 5 V thành 21 V vì thế chúng ta chỉ cần cung cấp 5 V cho EEPROM mà không cần phải thêm nguồn điện khác.

Một EEPROM 2864 của Intel sản xuất có sơ đồ ký hiệu như trong hình 7.13(a). Nó có dung lượng 8K x 8 với 13 đường địa chỉ vào (2^{13} = 8192) và 8 chân dữ liệu I/O. Có 3 ngõ vào điều khiển xác định chế độ hoạt động tương ứng như trong bảng hình 7.13(b). Khi $\overline{CE}$ ở mức cao thì EEPROM ở trạng thái standby tiêu thụ công suất thấp, không có một hoạt động nào được thực hiện và các chân ngõ ra dữ liệu ở trạng thái Hi-Z.

Để đọc nội dung của một từ nhớ thì phải đặt địa chỉ mong muốn vào các chân địa chỉ, $\overline{CE}$ phải được cấp mức thấp và chân cho phép xuất dữ liệu ra $\overline{OE}$ cũng phải cung cấp mức thấp để cho phép bộ đệm ngõ ra. Chân cho phép ghi dữ liệu $\overline{WE}$ phải được giữ ở mức cao trong suốt quá trình thực hiện hoạt động đọc.

Để ghi một từ nhớ vào một vị trí nào đó của bộ nhớ thì phải không cho phép bộ đệm ngõ ra và vì vậy có thể đặt dữ liệu vào các chân I/O. Thời gian thực hiện hoạt động ghi được trình bày như trong hình 7.13(c). Trước thời

gian t_1 bộ nhớ EEPROM ở chế độ standby, một địa chỉ mới được vào tại thời gian t_1. Tại thời gian t_2, các ngõ vào $\overline{CE}$ và $\overline{WE}$ được cho xuống mức thấp để bắt đầu hoạt động ghi, $\overline{OE}$ thì ở mức cao nên các chân dữ liệu có trạng thái Hi-Z. Dữ liệu được đặt vào các chân I/O tại thời điểm t_3 và được ghi vào địa chỉ đã định khi có cạnh lên của $\overline{WE}$ tại thời điểm t_4. Dữ liệu cũ được xóa tại thời điểm t_5. Thực sự dữ liệu vào được chốt lại (tại thời điểm cạnh lên của $\overline{WE}$) vào trong thanh ghi đệm dữ liệu vào bên trong bộ nhớ. Dữ liệu này được giữ lại để chờ thực hiện hoạt động xóa tại địa chỉ đã chọn, sau đó byte dữ liệu được chuyển từ bộ đệm đến thanh ghi lưu trữ của EEPROM để lưu trữ lại. Hoạt động xóa dữ liệu cũ và ghi dữ liệu mới vào bộ nhớ mất khoảng 5 ms. Khi CE trở lại mức cao tại thời điểm t_4, EEPROM sẽ trở về trạng thái standby khi hoàn tất các hoạt động xóa và lưu trữ dữ liệu.

EEPROM 2864 đã được tăng tốc độ ghi bằng cách cho phép ghi liên tục 16 byte vào vùng nhớ đệm bằng Flip-Flop, dữ liệu được giữ lại để chờ xóa dữ liệu cũ tại các địa chỉ đã chọn. Sau đó 16 byte dữ liệu được chuyển đến các mảng thanh ghi của EEPROM để lưu trữ. Quá trình xử lý này cũng mất khoảng 5 ms.



(a)

Mode	Inputs			I/O pins
	$\overline{CE}$	$\overline{OE}$	$\overline{WE}$	
READ	LOW	LOW	HIGH	$DATA_{OUT}$
WRITE	LOW	HIGH	LOW	$DATA_{IN}$
STANDBY	HIGH	X	X	High Z

(b)



(c)

Hình 7.13 Sơ đồ ký hiệu của EEPROM 2864, các chế độ hoạt động và các khoảng thời gian thực hiện hoạt động ghi.

7.9 Bộ nhớ FLASH

EPROM là bộ nhớ không bay hơi có tốc độ truy xuất nhanh (khoảng 120 ns) có mật độ tích hợp tương đối cao và giá thành thấp. Tuy nhiên, khi cần xóa và lập trình lại cho EPROM thì cần phải tháo rời khỏi mạch hoặc hệ thống. EEPROM cũng là một bộ nhớ không bay hơi, có tốc độ truy xuất nhanh, có thể xóa bằng điện mà không cần tháo rời khỏi mạch và có thể lập trình lại theo từng byte. Nhưng mật độ tích hợp của EEPROM thì thấp hơn và giá thành cao hơn EPROM.

Một loại bộ nhớ không bay hơi mới được phát triển tương tự như EEPROM có thể xóa bằng điện nhưng mật độ tích hợp và giá thành thì gần giống với EPROM. Bộ nhớ này có tốc độ truy xuất cao hơn hai loại bộ nhớ trên, nó được gọi là bộ nhớ flash.

Về mặt cấu trúc, tế bào nhớ của bộ nhớ flash đơn giản tương tự như tế bào nhớ của EPROM sử dụng transistor đơn (nó không giống như tế bào nhớ của EEPROM sử dụng transistor kép phức tạp hơn) nhưng nó lớn hơn một ít. Nó có một lớp oxide ở cực cổng rất mỏng cho phép nó có khả năng xóa bằng điện nhưng có thể chế tạo với mật độ cao hơn so với EEPROM. Bộ nhớ này được gọi là bộ nhớ flash vì nó có thời gian ghi và đọc rất nhanh.



Hình 7.15 Độ phức tạp và giá thành của các loại bộ nhớ không bay hơi

Hầu hết các bộ nhớ flash xóa toàn bộ các tế bào nhớ ngay tức thời, thời gian xóa khoảng 100 ms so với UV EPROM là khoảng 20 phút. Một số loại bộ nhớ flash mới hơn thì có chế độ xóa theo từng mảng, ví dụ như một mảng 512 byte có thể được xóa cùng lúc. Điều này sẽ giúp linh hoạt hơn trong việc cập nhật dữ liệu mới mà không cần phải xóa toàn bộ bộ nhớ. Thời gian ghi vào bộ nhớ flash khoảng 10 µs trên 1byte so với 100 µs đối với bộ nhớ EPROM cải tiến và 5 ms đối với EEPROM (bao gồm thời gian tự xóa và ghi lại).

Giới thiệu IC nhớ Flash 28F256A công nghệ CMOS



Mode	Inputs			Data pins
	$\overline{CE}$	$\overline{OE}$	$\overline{WE}$	
READ	LOW	LOW	HIGH	$DATA_{OUT}$
STANDBY	HIGH	X	X	High Z
WRITE*	LOW	HIGH	LOW	$DATA_{IN}$

*Note: If $V_{PP} \leq 6.5$ V, a write operation cannot be performed

(b)

Hình 7.15 Sơ đồ ký hiệu của IC nhớ Flash 28F256A

Hình 7.15(a) là sơ đồ ký hiệu của IC nhớ flash 28F256A công ngệ CMOS của Intel, có dung lượng nhớ 32K x 8. Theo sơ đồ thì nó có 15 đường địa chỉ (A_0 – A_{14}) để chọn các địa chỉ khác nhau bao gồm 2^{15} = 32768 địa chỉ. Có 8 chân dữ liệu vào/ra (DQ_0 – DQ_7) được sử dụng như là ngõ vào khi ghi dữ liệu và là ngõ ra khi đọc dữ liệu. Các ngõ ra này có trạng thái Hi-Z khi bộ nhớ không được cho phép ($\overline{CE}$ = 1) hoặc khi không cho phép xuất dữ liệu ra ($\overline{OE}$ = 1). Ngõ vào cho phép ghi $\overline{WE}$ được sử dụng để điều khiển hoạt động ghi của bộ nhớ. Chú ý rằng bộ nhớ này yêu cầu phải được cung cấp hai nguồn điện áp: V_{CC} là nguồn +5 V sử dụng cho các mạch logic bên trong IC hoạt động, V_{pp} là nguồn sử dụng để xóa và lập trình thường là +12 V. Các bộ nhớ flash mới có tích hợp mạch điện để tạo ra nguồn V_{pp} bên trong nên chỉ cần cung cấp một nguồn duy nhất. Một số loại điện áp thấp hoạt động với nguồn cung cấp chỉ cần 1,8 V.

Các ngõ vào điều khiển $\overline{CE}$, $\overline{OE}$ và $\overline{WE}$ sử dụng để điều khiển các hoạt động của bộ nhớ flash giống như trong bộ nhớ EEPROM 2864 được trình bày như trong bảng của hình 7.15(b). Các chân dữ liệu thường được nối đến bus dữ liệu chung. Trong hoạt động ghi thì dữ liệu được chuyển trên bus này (thường từ vi xử lý) đi vào bộ nhớ. Trong quá trình thực hiện hoạt động đọc dữ liệu bên trong bộ nhớ cũng được chuyển ra trên bus này (thường đến vi xử lý).

Chúng ta có thể rất dễ dàng phân tích được các hoạt động của bộ nhớ flash vì nó cũng gần giống như các bộ nhớ khác nhưng để phân tích cấu trúc bên trong thì rất phức tạp. Một số khối chức năng bên trong của bộ nhớ flash 28F265A được trình bày như trong hình 7.16. Điểm đặc biệt trong bộ nhớ này là nó có thanh ghi lệnh sử dụng để điều khiển các hoạt động của bộ nhớ. Mã lệnh được ghi vào thanh ghi này để điều khiển các hoạt động bên trong chip như xóa, kiểm tra xóa dữ liệu, nạp dữ liệu hay kiểm tra dữ liệu nạp. Các mã lệnh này thường được chuyển vào từ vi xử lý thông qua bus dữ liệu. Từ nội dung trong thanh ghi lệnh nó sẽ tạo ra các mức logic điều khiển để điều khiển các mạch điện khác trong bộ nhớ thực hiện tuần tự các bước của một hoạt động nào đó.

Lệnh đọc dữ liệu: Ghi một mã 00H vào thanh ghi lệnh để chuẩn bị cho IC nhớ thực hiện hoạt động đọc. Sau đó có thể sử dụng các chu kỳ đọc bình thường để truy xuất dữ liệu lưu trữ tại bất kỳ địa chỉ nào.

Lệnh xóa dữ liệu: để thực hiện việc xóa dữ liệu thì cần chuyển một mã 20H vào thanh ghi lệnh. Dữ liệu bên trong sẽ được xóa tuần tự.



Hình 7.16 Sơ đồ khối chức năng của bộ nhớ flash 28F256A

Lệnh kiểm tra xóa dữ liệu: mã lệnh là FFH được chuyển vào thanh ghi lệnh để kiểm tra tất cả các bit trong bộ nhớ đều là mức cao (khi xóa xong tất cả các vị trí lưu trữ trong bộ nhớ đều có mức cao).

Lệnh ghi dữ liệu: đặt mã lệnh 40H vào thanh ghi lệnh để thiết lập chế độ ghi dữ liệu vào bộ nhớ. Dữ liệu từng byte sẽ được ghi vào bộ nhớ theo từng chu kỳ.

Lệnh kiểm tra dữ liệu: mã lệnh là C0H sử dụng để kiểm tra dữ liệu đã được lưu trữ trong bộ nhớ flash ROM. Sau khi mã lệnh C0H được ghi vào thanh ghi lệnh, tiếp theo là đọc nội dung đã ghi trước đó, dữ liệu đọc ra này sẽ được so sánh với giá trị dự định ghi vào.

Bộ nhớ flash cải tiến

Hiện tại các bộ nhớ flash có kiến trúc lõi và các mã lệnh cơ bản cũng giống như các bộ nhớ flash đời trước. Một số bộ nhớ flash mới có thêm một số tính năng mới và một số mã lệnh điều khiển những tính năng này. Và dĩ nhiên các bộ nhớ flash mới cũng có dung lượng lớn hơn, tiêu thụ ít năng lượng hơn (mức điện áp nguồn thấp hơn), được đóng gói nhỏ gọn hơn và giá thành tính trên đơn vị bit thấp hơn.

Các bộ nhớ này cũng có một số tính năng như đọc, ghi dữ liệu mới trong lúc xóa dữ liệu cũ. Điện áp lập trình V_{pp} được tạo ra bên trong IC nhớ cho phép chỉ sử dụng duy nhất một nguồn cung cấp. Tốc độ có thể được gia tăng

bằng cách sử dụng chế độ đồng bộ (burst mode). Điều này có nghĩa là một số địa chỉ trong hàng có thể được truy xuất cực nhanh để cung cấp thông tin đồng bộ để chuyển dữ liệu. Một tín hiệu xung clock đồng bộ được cung cấp để điều khiển các hoạt động đồng bộ.

Các địa chỉ cơ sở được chốt vào bộ nhớ và dữ liệu lần lượt được chuyển ra theo từng xung clock nên sẽ rút ngắn được thời gian cho địa chỉ tiếp theo. Bằng cách này thì các vị trí trong bộ nhớ được truy xuất tuần tự rất nhanh theo xung clock của hệ thống mà không cần đưa vào từng địa chỉ. Tất cả các tính năng này làm cho bộ nhớ flash ngày nay chiếm được ưu thế đã đang và sẽ được sử dụng nhiều hơn.

7.10 Ứng dụng của bộ nhớ ROM

Ngoài MROM và PROM còn lại các bộ nhớ ROM khác đều có thể lập trình lại, về mặt kỹ thuật thì các bộ nhớ ROM không phải là bộ nhớ chỉ cho phép đọc. Tuy nhiên, thuật ngữ ROM vẫn được sử dụng cho EPROM, EEPROM và bộ nhớ flash là do trong quá trình hoạt động bình thường nội dung lưu trữ trong các thiết bị này hầu như không thay đổi và thường xuyên chỉ đọc dữ liệu ra. Vì thế ROM được tính bao gồm những bộ nhớ bán dẫn, bộ nhớ không bay hơi và được ứng dụng để lưu trữ thông tin, dữ liệu hoặc mã chương trình cần thiết cho những nơi mà dữ liệu rất ít khi cần thay đổi hoặc không thay đổi. Sau đây là một số ứng dụng thông dụng.

Bộ nhớ chương trình cho vi điều khiển nhúng

Ngày nay vi điều khiển rất phổ biến trong các thiết bị điện tử tiêu dùng như: hệ thống hãm tự động trong xe hơi, bộ điều khiển động cơ, trong điện thoại di động, camera số, lò vi sóng và rất nhiều sản phẩm khác mà có sử dụng vi điều khiển làm bộ xử lý trung tâm. Sử dụng bộ nhớ không bay hơi để lưu trữ các tập lệnh chương trình trong các máy tính nhỏ. Ngày nay hầu hết các vi điều khiển dạng nhúng đều có tích hợp bộ nhớ flash ROM bên trong giống như một CPU. Một số ứng dụng khác sử dụng tính năng xóa từng byte của EEPROM.

Chuyển dữ liệu và tính năng di động

Việc lưu trữ và chuyển một lượng lớn thông tin dưới dạng nhị phân trong các hệ thống sử dụng nguồn pin công suất thấp hiện nay là rất cần thiết. Như điện thoại di động có thể lưu trữ hình ảnh và các đoạn video. Camera số lưu trữ rất nhiều hình ảnh trong thẻ nhớ. Một bộ nhớ flash thông qua cổng USB máy tính có thể lưu trữ hàng GB thông tin. Một máy chơi nhạc MP3 load nhạc và chạy suốt ngày chỉ với nguồn pin.

Bộ nhớ khởi động

Trong máy tính các chương trình hoạt động của toàn bộ hệ thống không được lưu trữ trong ROM. Các chương trình này được lưu trữ trong bộ nhớ

ngoài (mass storage) và thường sử dụng là đĩa từ. Tuy nhiên, máy tính sẽ làm gì khi chúng ta nhấn nút khởi động? Một chương trình tương đối nhỏ được gọi là chương trình khởi động (bootstrap program) được lưu trữ trong ROM. Khi máy tính được nhấn nút khởi động, nó sẽ thực thi các lệnh trong chương trình khởi động. Sau đó chương trình khởi động sẽ tải chương trình hoạt động của hệ thống từ bộ nhớ ngoài (đĩa cứng) vào bộ nhớ bên trong của nó (RAM). Tại thời điểm này chương trình hệ thống được thực thi và sẵn sàng đáp ứng yêu cầu của người sử dụng. Quá trình xử lý này được gọi là khởi động hệ thống (booting up the system).

Có nhiều chip xử lý tín hiệu có thể sử dụng để load chương trình từ bộ nhớ khởi động khi chúng ta nhấn nút khởi động. Một trong số đó là những chip PLD cải tiến cũng được sử dụng để load thông tin chương trình từ bộ nhớ ROM bên ngoài vào vùng nhớ RAM bên trong PLD. Bằng cách này thì PLD có thể được lập trình lại để thay đổi chương trình khởi động mà không cần phải thay chip PLD.

Bảng dữ liệu

ROM thường được sử dụng để lưu trữ các bảng dữ liệu cố định không thay đổi. Ví dụ như bảng lượng giác (sine, cosine, …) và các bảng chuyển đổi mã. Hệ thống số có thể sử dụng những bảng dữ liệu này để tìm giá trị chính xác. Ví dụ như ROM có thể được sử dụng để lưu trữ dạng sóng sin trong phạm vi góc từ 0 đến 90º. Nó có thể được tổ chức với dung lượng 128 x 8 có 7 đường địa chỉ vào và 8 đường dữ liệu ra. Địa chỉ ngõ vào biểu diễn cho góc với mỗi giá trị tăng khoảng 0,7º. Ví dụ địa chỉ 0000000 là 0º, địa chỉ 0000001 là 0,7º, địa chỉ 0000010 là 1,41º, cứ tiếp tục cho đến địa chỉ 1111111 là 89,3º. Khi cho địa chỉ vào ROM thì dữ liệu ngõ ra sẽ thay đổi tương ứng dạng hình sin. Ví dụ khi địa chỉ vào lá 1000000 (tương ứng gó 45º) thì dữ liệu ngõ ra là 10110101. Vì biên độ hình sin nhỏ hơn bằng 1, nên dữ liệu này được biểu diễn ở dạng phần lẻ là 0.10110101, khi chuyển đổi về giá trị thập phân tương ứng là 0,707. Điều quan trọng là người sử dụng ROM này phải hiểu được định dạng dữ liệu lưu trữ trong đó.

Chuyển đổi dữ liệu

Mạch chuyển đổi dữ liệu được sử dụng để chuyển đổi từ một loại mã này sang loại mã khác. Việc chuyển đổi mã là cần thiết, ví dụ như dữ liệu tính toán ra trực tiếp là mã nhị phân chúng ta cần đọc ra trên LED 7 đoạn thì trước tiên mã nhị phân cần phải chuyển sang mã BCD.

Một trong các phương pháp dễ nhất là mã cần chuyển đổi được nạp vào ROM, vì vậy khi sử dụng chúng ta chỉ cần cho mã cũ vào ngõ vào địa chỉ và dữ liệu ngõ ra có được chính là mã mới. IC ROM TTL 74185 lưu trữ mã chuyển đổi từ nhị phân sang BCD với 6 bit ngõ vào.

Máy phát sóng

Máy phát sóng là mạch tạo ra các sóng sin, răng cưa, tam giác và sóng vuông. Bằng cách sử dụng ROM lưu trữ bảng dữ liệu và DAC để tạo ra tín hiệu sóng sin như trong hình 7.17.



Hình 7.17 Mạch tạo sóng sin sử dụng ROM và DAC

Bộ nhớ ROM lưu trữ 256 giá trị dữ liệu 8 bit, mỗi giá trị tương ứng với một vị trí trong dạng sóng hình sin. Một mạch đếm 8 bit được cấp xung clock liên tục để thay đổi tuần tự địa chỉ vào cho ROM. Một chu kỳ đếm có 256 địa chỉ khác nhau, dữ liệu ngõ ra có 256 giá trị đưa qua mạch chuyển đổi DAC. Ngõ ra DAC có các mức điện áp tương ứng với các giá trị dữ liệu ra. Thông qua mạch lọc thông thấp ta có được tín hiệu sóng sin cần thiết.



Hình 7.18 Sơ đồ cấu trúc của IC lập trình tạo sóng sin

7.11 RAM bán dẫn

RAM (Random-access memory) là một bộ nhớ có thể dễ dàng truy xuất ngẫu nhiên từ bất kỳ địa chỉ nào trong bộ nhớ. Có nhiều bộ nhớ có thể truy ngẫu nhiên, nhưng thuật ngữ RAM được sử dụng cho các bộ nhớ bán dẫn. Nó được sử dụng để đọc ghi liên tục không giống như bộ nhớ ROM chủ yếu để đọc dữ liệu ra.

RAM được sử dụng trong máy tính làm bộ nhớ lưu trữ dữ liệu và chương trình tạm thời. Nội dung trong bộ nhớ RAM được đọc và ghi khi máy tính thực thi chương trình. Một yêu cầu đối với RAM là tốc độ đọc và ghi phải nhanh để không làm hoạt động của máy tính bị chậm lại.

Nhược điểm của RAM là bộ nhớ bay hơi và nó sẽ làm mất toàn bộ thông tin lưu trữ khi tắt nguồn. Một số loại RAM công nghệ CMOS sử dụng một nguồn năng lượng nhỏ ở chế độ standby (khi mà không có hoạt động ghi hoặc đọc), nên có thể sử dụng nguồn pin khi tắt nguồn cung cấp chính. Và dĩ nhiên ưu điểm chính của RAM là có thể ghi dữ liệu vào và đọc dữ liệu ra nhanh và thời gian tương đối bằng nhau.

7.12 Cấu tạo của RAM

Cũng giống như ROM, RAM cũng bao gồm các thanh ghi và mỗi thanh ghi lưu trữ một từ dữ liệu tương ứng với một địa chỉ xác định. RAM thường có dung lượng là 1K, 4K, 8K, 16K, 64K, 128K, 256K và 1024K với độ dài từ nhớ là 1, 4 hoặc 8 bit. Số lượng từ nhớ và độ dài của từ nhớ có thể được mở rộng bằng cách kết nối nhiều chip nhớ lại với nhau.

Một sơ đồ cấu trúc đơn giản của RAM 64 x 4 được trình bày như trong hình 7.19. RAM có 64 từ nhớ và độ dài mỗi từ nhớ là 4 bit, và các từ nhớ có địa chỉ từ 0 đến 63.

Để chọn một vị trí thanh ghi trong 64 thanh ghi để đọc hoặc ghi dữ liệu thì phải đặt một mã địa chỉ vào mạch giải mã. Vì $64 = 2^6$ nên mã địa chỉ phải có 6 bit, tương ứng một mã địa chỉ vào thì sẽ có một đường ra của mạch giải mã được tích cực nó sẽ cho phép thanh ghi tương ứng. Giả sử như cho mã địa chỉ $A_5A_4A_3A_2A_1A_0$ = 011010B, vì $011010_2 = 26_{10}$, ngõ ra số 26 của mạch giải mã sẽ lên mức cao, nên thanh ghi số 26 được chọn để đọc hoặc ghi dữ liệu.

Hoạt động đọc

Mã địa chỉ chọn một thanh ghi trong bộ nhớ cho việc đọc hoặc ghi dữ liệu. Để đọc nội dung trong thanh ghi đã chọn thì chân R/$\overline{W}$ phải có mức logic 1. Và ngõ vào $\overline{CS}$ cũng phải ở mức logic tích cực (trong trường này là mức 0). Kết hợp giữa R/$\overline{W}$ và $\overline{CS}$ cho phép bộ đệm ngõ ra xuất nội dung trong thanh ghi được chọn và 4 bit dữ liệu được lấy ra. Tín hiệu R/$\overline{W}$ cũng đồng

thời không cho phép bộ đệm dữ liệu vào nên không làm ảnh hưởng đến quá trình thực hiện hoạt động đọc của bộ nhớ.



Hình 7.19 Sơ đồ tổ chức bên trong bộ nhớ RAM 64 x 4

Hoạt động ghi

Để ghi 4 bit dữ liệu mới vào thanh ghi được chọn thì ngõ vào điều khiển R/$\overline{W}$ và $\overline{CS}$ phải bằng 0. Hai tín hiệu này kết hợp lại để cho phép bộ đệm dữ liệu vào vì thế 4 bit đưa vào ngõ vào dữ liệu sẽ được load vào thanh ghi đã chọn. Tín hiệu R/$\overline{W}$ cũng đồng thời không cho phép bộ đệm dữ liệu ra, với ngõ ra ba trạng thái nên ngõ ra dữ liệu có trạng thái tổng trở cao trong suốt quá trình thực hiện hoạt động ghi. Khi ghi dữ liệu mới vào thanh ghi được chọn thì dữ liệu đã lưu trước đó trong thanh ghi này sẽ bị mất.

Chọn chip

Hầu hết các chip nhớ đều có một hoặc nhiều hơn các ngõ vào CS (Chip Select) được sử dụng để cho phép hoặc không cho phép chip hoạt động. Trong chế độ không cho phép thì cả bộ đệm dữ liệu vào và bộ đệm dữ liệu ra đều

không cho phép nên cả trạng thái đọc và ghi không thể thực hiện được. Ở chế độ này thì nội dung đã lưu trữ trước đó trong bộ nhớ không bị ảnh hưởng. Đây chính là lý do tại sao người ta sử dụng các ngõ vào CS để ghép các chip nhớ để tạo thành bộ nhớ có dung lượng lớn hơn. Lưu ý, một số nhà sản xuất có thể đặt tên chân này là CE (Chip Enable). Khi ngõ vào CS hoặc CE có mức logic tích cực thì gọi là được chọn, còn ngược lại gọi là không được chọn. Nhiều IC nhớ được thiết kế có chế độ tiêu thụ công suất thấp hơn khi nó không được chọn. Trong một hệ thống nhớ lớn, khi vận hành thì thường một hoặc nhiều chip nhớ được chọn, trong khi các chip khác thì không được chọn để tiết kiệm năng lượng cũng như tận dụng tối đa tốc độ của hệ thống.

Các chân ngõ vào/ra chung

Để hạn chế số chân trong việc đóng gói IC, các nhà sản xuất thường kết hợp các đường dữ liệu vào và ra sử dụng chung. Tín hiệu điều khiển R/$\overline{W}$ được sử dụng để chọn chức năng của các ngõ I/O này. Trong hoạt động đọc, các ngõ I/O sử dụng để xuất dữ liệu ra. Trong hoạt động ghi, các ngõ I/O này được sử dụng để đưa dữ liệu vào.

Chúng ta có thể giải thích tại sao người ta thực hiện như thế này khi xem xét lại hình 7.19. Với các chân dữ liệu vào và ra tách biệt, số chân tổng cộng là 18 chân (bao gồm cả chân nguồn và mass). Khi tích hợp các ngõ vào và ra chung thì chỉ cần 14 chân, các chân còn lại có thể được sử dụng làm cho dung lượng nhớ lớn hơn bằng cách tăng độ dài của từ nhớ.

Ví dụ 7.8: Một bộ nhớ RAM công nghệ NMOS 2147H có tổ chức bộ nhớ là 4K x 1, với ngõ vào và ra dữ liệu tách biệt, có một ngõ vào chọn chip tích cực mức thấp. Vẽ sơ đồ ký hiệu của RAM, trình bày tất cả các chân chức năng.

Giải:



Hình 7.20 Sơ đồ ký hiệu của RAM 2147H

Ví dụ 7.9: Một bộ nhớ RAM công nghệ CMOS MCM6206C có tổ chức bộ nhớ là 32K x 1, với ngõ vào và ra dữ liệu chung, có một ngõ vào cho phép

chip tích cực mức thấp, và một ngõ vào cho phép xuất dữ liệu tích cực mức thấp. Vẽ sơ đồ ký hiệu của RAM, trình bày tất cả các chân chức năng.

Giải:



Hình 7.21 Sơ đồ ký hiệu của RAM MCM6206C

Trong hầu hết các ứng dụng, các thiết bị nhớ thường được sử dụng chung bus dữ liệu hai chiều. Đối với loại hệ thống này, thậm chí nếu chip nhớ có các ngõ vào ra tách biệt thì nó cũng sẽ được nối chung với nhau trong một bus. Những bộ nhớ RAM có dữ liệu ngõ vào và ra tách biệt được gọi là RAM dual-port. Những loại RAM này thường được sử dụng ở những nơi cần tốc độ cao và dữ liệu đến và đi từ hai thiết bị khác nhau. Một ví dụ có thể biết đến như là bộ nhớ RAM sử dụng trong đồ họa trong máy tính. RAM được đọc lặp đi lặp lại để cập nhật thông tin mới từ bus hệ thống với tần suất bằng với tần số quét trên màn hình để hiển thị.

7.13 RAM tĩnh (STATIC RAM – SRAM)

Các hoạt động của bộ nhớ RAM tĩnh cũng giống như các hoạt động của bộ nhớ RAM như đã trình bày. Tế bào nhớ của RAM tĩnh là Flip-Flop nó có thể lưu trữ trạng thái (bit 0 hoặc 1) khi mạch điện bên trong được cấp nguồn liên tục. Trong phần tiếp theo chúng ta sẽ tìm hiểu về bộ nhớ RAM động, loại này lưu trữ dữ liệu bằng cách nạp vào tụ điện. Với RAM động thì dữ liệu lưu trữ sẽ biến mất vì tụ tự xả điện nên cần thiết phải refresh lại dữ liệu theo chu kỳ (nạp lại cho tụ điện).

RAM tĩnh (SRAM) được chế tạo bằng công nghệ bipolar, MOS và BiCMOS và chủ yếu sử dụng NMOS và CMOS. Lúc đầu SRAM được chế tạo với công nghệ bipolar có ưu điểm về mặt tốc độ, sau đó công nghệ CMOS tích hợp với dung lượng lớn hơn và công suất tiêu thụ thấp hơn. So sánh tế bào nhớ bipolar với NMOS được trình bày như trong hình 7.21. Tế bào

bipolar sử dụng hai transistor và hai điện trở trong khi tế bào NMOS sử dụng bốn MOSFET kênh N. Tế bào bipolar sử dụng nhiều không gian trong chi hơn tế bào MOS vì transistor BJT phức tạp hơn MOSFET, và tế bào bipolar cần phải sử dụng thêm hai điện trở trong khi tế bào MOS sử dụng thêm hai MOSFET thay thế cho điện trở. Tế bào nhớ CMOS thì cũng tương tự như tế bào NMOS nhưng hai MOSFET Q_3 và Q_4 được thay thế bằng hai MOSFET kênh P, kết quả có được công suất tiêu thụ thấp hơn nhưng nó làm tăng độ phức tạp của chip.



Hình 7.21 Các dạng tế bào nhớ của RAM tĩnh

Các thời gian hoạt động của SRAM

Các IC nhớ RAM thường được sử dụng làm bộ nhớ trong máy tính. CPU thực hiện đọc và ghi liên tục trên bộ nhớ này với tốc độ rất nhanh được xác định bằng tốc độ CPU. Các chip nhớ giao tiếp với CPU cũng phải có tốc độ đủ nhanh để đáp ứng yêu cầu đọc ghi của CPU, những người thiết kế máy tính cần phải quan tâm đến các đặc điểm về thời gian của RAM.

Không phải tất cả các RAM đều có thời gian hoạt động giống nhau nhưng về cơ bản là tương tự nhau nên chúng ta sẽ lấy một đặc tính điển hình làm ví dụ. Tên gọi cho các thông số thời gian thay đổi tùy thuộc vào nhà sản xuất, nhưng ý nghĩa của các thông số này thường rất dễ xác định dựa vào datasheet của RAM. Một giản đồ thời gian trong một chu kỳ đọc và ghi của một loại RAM điển hình được trình bày như trong hình 7.22.

Chu kỳ đọc

Dạng sóng trong hình 7.22(a) trình bày bao gồm địa chỉ, R/$\overline{W}$, và tín hiệu ngõ vào chọn chip trong quá trình đọc bộ nhớ. Lưu ý rằng các tín hiệu ngõ vào này được cung cấp từ CPU khi cần đọc dữ liệu từ một địa chỉ cụ thể.

Chu kỳ đọc bắt đầu tại t_0, trước t_0 cũng có địa chỉ đặt vào bus địa chỉ của chu kỳ hoạt động trước. Vì ngõ vào chọn chip $\overline{CS}$ không tích cực nên RAM sẽ không đáp ứng với địa chỉ cũ. Chú ý ngõ vào R/$\overline{W}$ cũng đang ở mức cao của chu kỳ đọc trước khi đến t_0 nó cũng được duy trì mức cao cho chu kỳ đọc tiếp theo. Hầu hết trong các hệ thống nhớ, tín hiệu R/$\overline{W}$ thường được giữ ở mức cao và khi nào cần ghi thì cho tín hiệu này xuống mức thấp. Lúc này ngõ ra dữ liệu ở trạng thái Hi-Z vì $\overline{CS}$ = 1.





Hình 7.22 Thời gian điển hình cho RAM tĩnh, (a) chu kỳ đọc, (b) chu kỳ ghi

Tại thời gian t_0, CPU đặt địa chỉ mới đến ngõ vào địa chỉ của RAM, địa chỉ này để xác định vị trí đọc. Sau khoảng thời gian ổn định địa chỉ thì kích hoạt tín hiệu CS. RAM phản hồi bằng cách đưa dữ liệu từ địa chỉ đã chọn ra ngõ ra dữ liệu tại thời gian t_1. Thời gian giữa t_0 và t_1 gọi là thời gian truy xuất (t_{ACC}). Thông số thời gian t_{CO} là thời gian ngõ ra của RAM chuyển từ trạng thái Hi-Z sang trạng thái dữ liệu khi $\overline{CS}$ được kích hoạt.

Tại thời gian t_2, tín hiệu $\overline{CS}$ chuyển sang mức cao và ngõ ra của RAM trở về trạng thái Hi-Z sau một khoảng thời gian t_{OD}. Vì thế, dữ liệu ngõ ra của RAM chỉ tồn tại trên bus trong khoảng thời gian giữa t_1 và t_3. CPU có thể lấy dữ liệu từ bus dữ liệu trong khoảng thời gian này, CPU thường sử dụng cạnh lên của tín hiệu $\overline{CS}$ tại thời gian t_2 để chốt dữ liệu vào thanh ghi của CPU.

Một chu kỳ đọc hoàn chỉnh t_{RC} được tính từ t_0 đến t_4, tiếp theo CPU đổi địa chỉ khác cho chu kỳ đọc hoặc ghi tiếp theo.

Chu kỳ ghi

Hình 7.22(b) trình bày các tín hiệu hoạt động trong chu kỳ ghi bắt đầu khi CPU đưa địa chỉ mới đến RAM tại thời gian t_0. CPU điều khiển tín hiệu R/$\overline{W}$ và $\overline{CS}$ xuống mức thấp sau khi chờ một khoảng thời gian t_{AS}, t_{AS} được gọi là thời gian thiết lập địa chỉ. Thời gian này sử dụng để giải mã địa chỉ trong RAM để thay đổi vị trí thanh ghi. Các tín hiệu R/$\overline{W}$ và $\overline{CS}$ phải tồn tại mức thấp một khoảng thời gian t_W gọi là thời gian ghi.

Trong khoảng thời gian ghi, tại thời điểm t_1, CPU đưa dữ liệu lên bus dữ liệu để ghi vào RAM. Dữ liệu phải được đưa đến RAM trước một khoảng thời gian t_{DS}, và phải tồn tại ít nhất một khoảng thời gian t_{DH} sau đó, các tín hiệu R/$\overline{W}$ và $\overline{CS}$ được cho về mức cao tại thời điểm t_2. Thời gian t_{DS} được gọi là thời gian thiết lập dữ liệu và t_{DH} gọi là thời gian giữ dữ liệu. Tương tự, địa chỉ cũng phải được giữ ổn định trong khoảng thời gian giữ địa chỉ t_{AH} sau thời gian t_2. Nếu bất kỳ một thời gian thiết lập hoặc giữ không đáp ứng thì quá trình ghi không đạt độ tin cậy.

Một chu kỳ ghi hoàn chỉnh t_{WC} là thời gian từ t_0 đến t_4, tiếp theo CPU đổi địa chỉ khác cho chu kỳ đọc hoặc ghi tiếp theo.

Chu kỳ đọc t_{RC} và chu kỳ ghi t_{WC} là những thông số sử dụng để xác định tốc độ của RAM. Ví dụ như, trong một ứng dụng cụ thể, CPU đọc liên tục các từ nhớ trong bộ nhớ RAM. Nếu bộ nhớ có t_{RC} = 50 ns, nghĩa là cứ mỗi từ nhớ mất 50 ns để đọc thì CPU sẽ đọc được 20 triệu từ nhớ trong 1 s. Nếu t_{RC} = 10 ns thì CPU có thể đọc được 100 triệu từ nhớ mỗi giây. Thời gian ghi và đọc của một số loại RAM tĩnh như trong bảng 7.2

Bảng 7.2 Thời gian ghi và đọc của một số loại RAM tĩnh

Bộ nhớ	t_{RC}(min) (ns)	t_{WC}(min) (ns)
CMOS MCM6206, 32Kx8	15	15
NMOS 2147, 4Kx1	35	35
BiCMOS MCM6708, 64Kx4	8	8

IC nhớ SRAM

Một IC nhớ RAM ví dụ là MCM6264C, là bộ nhớ công nghệ MOS dung lượng 8K x 8 với chu kỳ đọc và ghi là 12 ns, công suất tiêu thụ ở chế độ chờ là 100 mW. Sơ đồ ký hiệu được trình bày như trong hình 7.23.



Mode	Inputs				I/O pins
	$\overline{WE}$	$\overline{CS_1}$	CS_2	$\overline{OE}$	
READ	1	0	1	0	$DATA_{OUT}$
WRITE	0	0	1	X	$DATA_{IN}$
Output disable	1	X	X	1	High Z
Not selected (power down)	X	1	X	X	High Z
	X	X	0	X	

X = don't care

Hình 7.23 Sơ đồ ký hiệu và bảng các chế độ hoạt động

Bộ nhớ có 13 đường địa chỉ, nên ta có $2^{13} = 8192 = 8K$, và 8 đường dữ liệu I/O. Có 4 ngõ vào điều khiển để xác định chế độ hoạt động theo bảng chế độ hoạt động. Tín hiệu $\overline{WE}$ sử dụng như tín hiệu R/$\overline{W}$, $\overline{WE}$ được tác động mức thấp khi ở chế độ ghi dữ liệu. Có hai tín hiệu CS, một tích cực mức thấp và một tích cực mức cao; hai tín hiệu được cho vào cổng AND nên RAM chỉ hoạt động khi cả hai tín hiệu ở mức tích cực. Chế độ đọc được thực hiện khi $\overline{WE}$ ở mức cao, có thêm tín hiệu $\overline{OE}$ (tích cực mức thấp) để cho phép xuất dữ liệu ra.

7.14 RAM động (DYNAMIC RAM - DRAM)

RAM động được chế tạo với công nghệ MOS có các đặc điểm là dung lượng lớn, công suất thấp và tốc độ không cao. Như đã trình bày trong phần

trước, không giống như RAM tĩnh (tế bào nhớ sử dụng Flip-Flop), RAM động lưu trữ bit 1 và 0 bằng các nạp vào tụ điện (giá trị tụ khoảng vài picofarad). Điện được vào tụ sau một khoảng thời gian điện áp trong tụ sẽ giảm dần do tụ tự xả nên tế bào nhớ của RAM động phải được nạp lại theo chu kỳ gọi là làm tươi RAM. Đối với các loại DRAM mới thì mỗi tế bào nhớ phải được làm tươi lại theo chu kỳ 2, 4, hoặc 8 ms; nếu không dữ liệu sẽ bị mất.

Vì cần phải làm tươi nên DRAM thường sẽ thêm mạch hỗ trợ bên ngoài khi sử dụng. Một số DRAM có tích hợp sẵn mạch điều khiển làm tươi bên trong nên cũng không cần phải thêm mạch điện bên ngoài nhưng phải cấp tín hiệu điều khiển vào ngõ vào điều khiển của chip. Thêm vào đó, việc điều khiển DRAM phức tạp hơn so với SRAM cho nên việc thiết kế hệ thống sử dụng DRAM phức tạp hơn so với sử dụng SRAM. Tuy nhiên, dung lượng nhớ lớn và công suất tiêu thụ thấp làm cho DRAM được chọn sử dụng trong các hệ thống cần nhỏ gọn, giá thành thấp và công suất thấp.

DRAM có mật độ tích hợp gấp 4 lần so với SRAM vì cấu trúc tế bào nhớ đơn giản. Bộ nhớ chính trong máy tính cá nhân thường sử dụng DRAM bởi vì dung lượng lớn và công suất tiêu thụ thấp. Tuy nhiên, trong máy tính cũng sử dụng bộ nhớ SRAM tại các vị trí cần tốc độ cao như card đồ họa và bộ nhớ cache.

7.15 Cấu trúc và hoạt động của RAM động

Cấu trúc bên trong của RAM động là một mảng các bit đơn như trong hình 7.24. Theo như trong hình 7.24 có 16.384 tế bào nhớ được xếp thành mảng 128 x 128. Mỗi tế bào tương ứng được xếp tại điểm giao giữa hàng và cột trong mảng. Có 14 đường ngõ vào địa chỉ để chọn 1 tế bào nhớ (2^{14} = 16.384), các bit địa chỉ thấp, A_0 đến A_6, được sử dụng để chọn cột và các bit địa chỉ cao từ A_7 đến A_{13} được sử dụng để chọn hàng. Mỗi địa chỉ 14 bit chọn 1 tế bào nhớ tương ứng để ghi hoặc đọc dữ liệu. Cấu trúc trong hình 7.24 là bộ nhớ DRAM 16Kx1. Bộ nhớ DRAM có độ dài từ nhớ 4 bit (hoặc lớn hơn) cũng có cấu trúc tương tự như trong hình 7.24 ngoại trừ tại mỗi vị trí trong mảng có 4 tế bào nhớ và mỗi địa chỉ đặt vào sẽ chọn được một nhóm 4 tế bào nhớ để thực hiện hoạt động đọc hoặc ghi dữ liệu.



Hình 7.24 Cách sắp xếp các tế bào nhớ trong DRAM 16Kx1

Hình 7.25 mô tả mạch điện của một tế bào nhớ trong DRAM. Có nhiều mạch điện chi tiết khác không trình bày ở đây, nhưng đây là sơ đồ đơn giản để mô tả những vấn đề liên quan đến quá trình ghi và đọc DRAM. Các SW trong hình là các transistor MOSFET được điều khiển bằng tín hiệu ngõ ra mạch giải mã và tín hiệu R/$\overline{W}$. Tế bào nhớ để lưu trữ dữ liệu thật sự chính là tụ điện.



Hình 7.25 Sơ đồ cấu trúc của một tế bào nhớ DRAM

Để ghi dữ liệu vào trong tế bào nhớ, tín hiệu từ ngõ ra mạch giải mã và tín hiệu logic đọc/ghi sẽ điều khiển đóng các SW1 và SW2, trong khi đó vẫn giữ SW3 và SW4 hở mạch. Kết quả là dữ liệu ngõ vào được nối đến tụ C, dữ liệu vào mức 1 sẽ nạp tụ C và mức 0 sẽ xả tụ. Sau đó mở tất cả các SW thì tụ C không được kết nối đến mạch. Về mặt lý tưởng thì tụ C đã được nạp mức 1 và cách ly không có đường xả, nhưng vẫn tồn tại một dòng rò qua các SW mở nên tụ C sẽ mất dần điện áp mức 1.

Để đọc dữ liệu từ tế bào nhớ thì điều khiển đóng các SW2, SW3 và SW4 và giữ SW1 ở trạng thái mở. Điện áp trong tụ điện lưu trữ C đến mạch khuếch đại so sánh, mạch khuếch đại sẽ so sánh với giá trị điện áp chuẩn để xác định mức logic 0 hoặc 1 để cho ra 0V hoặc 5V ở ngõ ra dữ liệu. Dữ liệu ngõ ra này cũng được nối đến tụ C (thông qua SW2 và SW4) nạp lại cho tụ. Hay nói cách khác, dữ liệu được làm tươi lại trong mỗi lần được đọc ra.

Đa hợp địa chỉ

Một bộ nhớ DRAM 16Kx1 như trong hình 7.24 nó cần phải có 14 đường địa chỉ, tương tự DRAM 64Kx4 thì cần có 16 đường địa chỉ. Một bộ nhớ DRAM 1Mx8 thì cần phải có 20 đường địa chỉ và 4Mx8 thì cũng cần phải có 22 đường địa chỉ. Một bộ nhớ có dung lượng lớn thì cần rất nhiều đường địa chỉ vào nên cần phải có số lượng chân tương ứng nếu mỗi đường địa chỉ được bố trí trên một chân tách biệt. Để giảm số lượng chân cho IC nhớ DRAM dung lượng lớn thì các nhà sản xuất thường đa hợp các đường địa chỉ vào bằng cách chia các bit địa chỉ vào thành hai nhóm bit địa chỉ. Như thế sẽ tiết kiệm được số lượng chân cho IC dẫn đến giảm kích thước của IC. Đây là vấn đề rất quan trọng đối với các bộ nhớ lớn.

Như vậy, việc đa hợp các đường địa chỉ được thực hiện như thế nào? Như chúng ta đã thấy, đối với các DRAM dung lượng nhỏ, các bit địa chỉ thấp sử dụng để xác định hàng và các bit địa chỉ cao sử dụng để xác định cột. Đối với các DRAM dung lượng lớn thì các bit địa chỉ hàng và bit địa chỉ cột sử dụng chung. Ví dụ như DRAM TMS44100 dung lượng 4Mx1 có sơ đồ khối như trong hình 7.26. Bộ nhớ có mảng tế bào nhớ được xếp thành 2048 hàng và 2048 cột. Một hàng được chọn bằng mạch giải mã chọn 1 trong 2048 hàng (giải mã 11 đường sang 2048 đường). Một cột được chọn bằng mạch giải mã chọn 1 trong 2048 cột (giải mã 11 đường sang 2048 đường). Vì địa chỉ đã được đa hợp nên 22 bit địa chỉ không xuất hiện đồng thời. Chỉ có 11 đường địa chỉ sử dụng chung cho cả thanh ghi hàng và cột, mỗi thanh ghi có 11 bit, thanh ghi địa chỉ hàng lưu trữ 11 bit cao và thanh ghi địa chỉ cột lưu trữ 11 bit thấp của 22 bit địa chỉ. Có hai ngõ vào điều khiển chốt địa chỉ, xung $\overline{RAS}$ sử dụng để chốt địa chỉ hàng, xung $\overline{CAS}$ sử dụng để chốt địa chỉ cột.

Địa chỉ 22 bit được đưa đến DRAM chia làm hai bước thông qua hai tín hiệu $\overline{RAS}$ và $\overline{CAS}$. Các khoảng thời gian để đưa các bit địa chỉ cao và các bit địa chỉ thấp được trình bày như trong hình 7.26(b). Ban đầu $\overline{RAS}$ và $\overline{CAS}$ đều ở mức cao, tại thời điểm t_0 thì 11 bit địa chỉ hàng (A_{11} đến A_{21}) được đưa đến ngõ vào địa chỉ, sau một khoảng thời gian thiết lập cần thiết (t_{RS}) thì tín hiệu $\overline{RAS}$ được kéo xuống mức thấp tại thời điểm t_1. Cạnh xuống của $\overline{RAS}$ tác động load địa chỉ vào thanh ghi địa chỉ hàng cung cấp cho ngõ vào bộ giải mã hàng để chọn một hàng. Lưu ý mức thấp của $\overline{RAS}$ đồng thời cũng là tín hiệu cho phép bộ giải mã hàng hoạt động.


FUNCTIONAL BLOCK DIAGRAM
RAS
CAS
W
Timing and control
CAS
A0/A11
A1/A12
A10/A21
Column address registers
Row address registers
RAS
3
10
8
Column decoder
Sense amplifiers
16
128K array
128K array
128K array
128K array
Row Decoder
16
16
16
10
3
I/O buffers 1-of-16 selection
Data-in reg.
Data-out reg.
D
Q

(a)



Hình 7.26 Sơ đồ cấu trúc đơn giản của DRAM TMS44100

Tại thời điểm t_1 thì 11 bit địa chỉ cột (A_0 đến A_{10}) được đưa đến ngõ vào địa chỉ, tại thời điểm t_3 thì tín hiệu $\overline{CAS}$ được kéo xuống mức thấp. Cạnh xuống của $\overline{RAS}$ tác động load địa chỉ vào thanh ghi địa chỉ cột cung cấp cho ngõ vào bộ giải mã cột để chọn một cột. Lưu ý mức thấp của $\overline{CAS}$ đồng thời cũng là tín hiệu cho phép bộ giải mã cột hoạt động.

Tại thời điểm này hai phần địa chỉ đã được đưa vào các thanh ghi tương ứng, các bộ giải mã đã giải mã và chọn một vị trí tương ứng với hàng và cột để đọc hoặc ghi dữ liệu. Chúng ta cũng có thể nhận thấy rằng DRAM không có tín hiệu CS. Các tín hiệu $\overline{RAS}$ và $\overline{CAS}$ đóng vai trò cho phép DRAM hoạt động. Nếu cả hai tín hiệu này xuống mức thấp thì cho phép DRAM đọc hoặc ghi dữ liệu.

7.16 Các chu kỳ đọc và ghi của DRAM

Các khoảng thời gian để thực hiện hoạt động đọc và ghi của DRAM thì phức tạp hơn so với SRAM. Chúng ta sẽ khảo sát các trình tự và thời gian đọc và ghi cơ bản của một hệ thống DRAM dung lượng nhỏ như trong hình 7.27.

Chu kỳ đọc DRAM

Chu kỳ đọc của DRAM được trình bày như trong hình 7.28. Giả sử tín hiệu R/$\overline{W}$ đang ở mức cao để thực hiện hoạt động đọc. Sau đây là các bước thực hiện:

- Thời điểm t_0: Tín hiệu MUX được kéo xuống mức thấp để đưa các bit địa chỉ hàng (A_8 đến A_{15}) đến ngõ vào địa chỉ của DRAM.
- Thời điểm t_1: Tín hiệu $\overline{RAS}$ được kéo xuống mức thấp để load địa chỉ hàng vào trong DRAM.

- Thời điểm t_2: Tín hiệu MUX được đưa lên mức cao để đưa các bit địa chỉ cột (A_0 đến A_7) đến ngõ vào địa chỉ của DRAM.
- Thời điểm t_3: Tín hiệu $\overline{CAS}$ được kéo xuống mức thấp để load địa chỉ cột vào trong DRAM.



Hình 7.27 Sơ đồ khối mạch đa hợp địa chỉ cho DRAM

- Thời điểm t_4: DRAM lấy dữ liệu từ ô nhớ đã chọn đưa ra trên các đường dữ liệu.
- Thời điểm t_5: Các tín hiệu MUX, $\overline{RAS}$, $\overline{CAS}$ và các đường dữ liệu ra trở về trạng thái ban đầu.



Hình 7.28 Giản đồ thời gian thực hiện hoạt động đọc của DRAM

Chu kỳ ghi DRAM

Chu kỳ ghi dữ liệu của DRAM được trình bày như trong hình 7.29. Các bước thực hiện tuần tự như sau:

- Thời điểm t_0: Tín hiệu MUX được kéo xuống mức thấp để đưa các bit địa chỉ hàng (A_8 đến A_{15}) đến ngõ vào địa chỉ của DRAM.
- Thời điểm t_1: Tín hiệu $\overline{RAS}$ được kéo xuống mức thấp để load địa chỉ hàng vào trong DRAM.
- Thời điểm t_2: Tín hiệu MUX được đưa lên mức cao để đưa các bit địa chỉ cột (A_0 đến A_7) đến ngõ vào địa chỉ của DRAM.

- Thời điểm t_3: Tín hiệu $\overline{CAS}$ được kéo xuống mức thấp để load địa chỉ cột vào trong DRAM.
- Thời điểm t_4: Dữ liệu cần ghi được đưa vào các ngõ vào dữ liệu.
- Thời điểm t_5: Xung R/$\overline{W}$ là xung tích cực mức thấp để ghi dữ liệu vào ô nhớ đã chọn.
- Thời điểm t_6: Ngừng cung cấp dữ liệu ngõ vào.
- Thời điểm t_7: Các tín hiệu MUX, $\overline{RAS}$, $\overline{CAS}$ và các đường dữ liệu ra trở về trạng thái ban đầu.



Hình 7.29 Giản đồ thời gian thực hiện hoạt động ghi của DRAM

7.17 Các công nghệ chế tạo DRAM

Để chọn bộ nhớ RAM cho hệ thống, người thiết kế cũng gặp phải một số khó khăn khi quyết định. Dung lượng nhớ (có độ lớn bao nhiêu là đủ), tốc độ (càng nhanh càng tốt), công suất tiêu thụ (nhỏ nhất nếu có thể), giá thành (thấp nhất nếu cá thể) và sự tiện lợi (càng dễ thay đổi càng tốt) phải được cân bằng vì không có một loại RAM nào có thể đáp ứng tối ưu tất cả các thông số này. Thị trường RAM cũng đã cố gắng tạo ra những sản phẩm lý tưởng cho tất cả các đặc tính này cho nhiều ứng dụng khác nhau.

Module nhớ

Có nhiều công ty sản xuất board mạch chủ cho hệ thống máy tính cá nhân nhưng chuẩn giao tiếp bộ nhớ phải hoàn toàn tương thích với nhau. Những điểm kết nối là từ các đường mạch in rất nhỏ bên một cạnh của module nhớ. Các module nhớ phải dễ dàng lắp đặt và thay thế khi cần. Một module nhớ sử dụng một bề mặt trên một cạnh làm ngõ giao tiếp (single-in-line – SIMM) có 72 đường mạch kết nối (72 chân). Các module này thường sử dụng bộ nhớ DRAM điện áp 5 V, dung lượng thay đổi từ 1 đến 16 Mbit. Tổng dung lượng của một module có thể từ 1 đến 32 Mbyte.

Về sau này các module nhớ có 168 chân được sắp xếp trên cả hai bề mặt trên một cạnh module (dual-in-line – DIMM). Số lượng chân của DIMM rất nhiều vì nó sử dụng để kết nối giao tiếp dữ liệu 64 bit trong các máy tính hiện đại. Các module này có nguồn cung cấp là 3,3 V hoặc 5 V. Dung lượng tùy thuộc vào dung lượng của DRAM lắp trên module, nếu dung lượng DRAM lớn thì dung lượng của DIMM cũng sẽ lớn. Board mạch chủ cũng phải được thiết kế tự nhận dạng loại DIMM. Trong một số ứng dụng có kích thước nhỏ như laptop thì sử dụng các module nhớ kích thước nhỏ SODIMM (small-outline dual-in-line memory module).

Một vấn đề đặt ra đối với ngành công nghiệp sản xuất máy tính cá nhân là phải cung cấp một hệ thống nhớ có tốc độ đủ nhanh để đáp ứng với tốc độ của CPU mà vẫn giữ được giá thành ở mức phù hợp. Một số đặc tính đặc biệt được đưa thêm vào DRAM để cải thiện băng thông cho nên một loại module nhớ mới được đưa ra thị trường gọi là RIMM (Rambus In-line Memory Module), RIMM sử dụng chip nhớ được gọi là Direct Rambus DRAM (DRDRAM).

DRAM FPM (Fast Page Mode)

DRAM FPM cho phép truy xuất rất nhanh những vị trí ngẫu nhiên của bộ nhớ trong "trang" hiện tại. Khái niệm "trang" đơn giản là một phạm vi địa chỉ của bộ nhớ được xác định bằng các bit địa chỉ cao. Để truy xuất dữ liệu trong trang hiện tại chỉ cần thay đổi các đường địa chỉ thấp.

DRAM EDO (Extended Data Output)

DRAM EDO cải tiến theo hướng ngược lại so với DRAM FPM. Để truy xuất dữ liệu trong một trang cho trước, thì giá trị dữ liệu tại vị trí hiện tại được gởi ra và chốt lại tại các chân ngõ ra. Trong DRAM FPM thì dữ liệu được gởi ra bộ đệm mà không có chốt và yêu cầu tín hiệu $\overline{CAS}$ phải được giữ ở mức thấp trong một khoảng thời gian đến khi dữ liệu ngõ ra ổn định. Còn đối với EDO, trong khi dữ liệu hiện diện ở ngõ ra có thể kết thúc tín hiệu $\overline{CAS}$, có thể thực hiện truy xuất địa chỉ mới trong trang hiện tại. Điều này cho phép đưa địa chỉ mới và đọc dữ liệu hiện tại cùng lúc.

SDRAM (Synchronous DRAM)

SDRAM được thiết kế có khả năng truy xuất dữ liệu tốc độ cao đồng bộ tuần tự các vị trí trong bộ nhớ. Vị trí đầu tiên có thể được xử lý chậm nhất do thời gian trễ khi chốt địa chỉ hàng và cột. Sau đó dữ liệu được đưa ra ngoài thông qua xung clock của bus hệ thống (không cần sử dụng tín hiệu điều khiển $\overline{CAS}$) để đồng bộ các địa chỉ nhớ trong cùng một trang. Bên trong SDRAM được tổ chức thành hai bank thanh ghi. Điều này cho phép dữ liệu đọc ra rất nhanh bằng cách truy xuất đồng thời cả hai bank thanh ghi và cũng tạo cho bộ nhớ DRAM có sự linh hoạt cần thiết để sử dụng trong các hệ thống khác nhau nhưng mạch bên trong của SDRAM thì rất phức tạp.

DDRSDRAM (Double Data Rate SDRAM)

DDRSDRAM là loại RAM cải tiến của SDRAM. Với SDRAM thì nó hoạt động chuyển dữ liệu đồng bộ với xung clock hệ thống, còn đối với DRRSDRAM thì hoạt động chuyển dữ liệu dựa vào cạnh lên và cạnh xuống của xung clock hệ thống nên tốc độ tăng gấp đôi so với SDRAM.

SLDRAM (Synchronous-Link DRAM)

Là bộ nhớ RAM cải tiến từ DDRSDRAM, nó có thể hoạt động với tốc độ bus 200 MHz và xung clock đồng bộ dữ liệu sử dụng cạnh lên và cạnh xuống của xung clock hệ thống. Các nhà sản xuất DRAM này theo tiêu chuẩn mở, dễ dàng tương thích và ưu điểm của nó đáp ứng đủ yêu cầu cho những hệ thống khác nhau. Đây là một dạng DRAM được sử dụng nhiều nhất.

DRDRAM (Direct Rambus DRAM)

DRDRAM là một loại DRAM cải tiến của tập đoàn Rambus, kiến trúc của nó được thực hiện theo phương pháp mới với nhiều tín hiệu điều khiển tích hợp trong bộ nhớ. Nhưng kỹ thuật này vẫn còn phải cạnh tranh với các tiêu chuẩn khác để tìm vị trí trong thị trường.

7.18 Mở rộng từ nhớ và dung lượng nhớ

Trong nhiều ứng dụng, dung lượng hoặc độ dài từ nhớ của bộ nhớ RAM và ROM không thỏa yêu cầu khi sử dụng một chip nhớ. Do đó, một số chip nhớ phải được kết hợp với nhau để có dung lượng lớn hơn hoặc độ dài từ nhớ dài hơn.

Mở rộng độ dài từ nhớ

Giả sử chúng ta cần bộ nhớ có thể lưu trữ 16 từ nhớ 8 bit và chúng ta có các chip RAM 16x4 với các đường I/O chung. Chúng ta sẽ kết hợp 2 chip RAM 16x4 để tạo thành bộ nhớ như mong muốn.



Hình 7.30 Sơ đồ kết nối 2 bộ nhớ RAM 16x4 thành module nhớ 16x8

Vì mỗi chip nhớ có thể lưu trữ 16 từ nhớ 4 bit nhưng chúng ta cần lưu trữ 16 từ nhớ 8 bit. Nên chúng ta sử dụng mỗi chip lưu trữ một nửa của mỗi từ nhớ, RAM-0 chỉ lưu trữ 4 bit cao của 16 từ nhớ, RAM-1 chỉ lưu trữ 4 bit thấp của 16 từ nhớ. Và độ dài từ nhớ 8 bit của các ngõ ra được nối vào bus dữ liệu chung.

Một từ nhớ trong 16 từ nhớ được chọn bằng cách đưa mã địa chỉ đến 4 đường của bus địa chỉ (A_3, A_2, A_1, A_0). Mỗi đường địa chỉ của bus địa chỉ được nối đến các ngõ vào địa chỉ tương ứng của mỗi chip. Có nghĩa là mỗi mã địa chỉ đặt lên bus địa chỉ thì mã địa chỉ này đưa đến hai chip là giống nhau và truy xuất dữ liệu đồng thời trên hai chip này.

Mỗi khi chọn một địa chỉ, chúng ta có thể chọn đọc hoặc ghi tại địa chỉ này dưới sự điều khiển của tín hiệu R/$\overline{W}$ và $\overline{CS}$ chung. Để đọc dữ liệu ra, thì tín hiệu R/$\overline{W}$ phải ở mức cao và $\overline{CS}$ phải có mức thấp, trong trường hợp này thì các đường I/O chính là ngõ ra. RAM-0 thì đưa 4 bit cao ra 4 đường của bus dữ liệu, RAM-1 thì đưa 4 bit thấp ra 4 đường của bus dữ liệu. Dữ liệu trong bus dữ liệu có đồng thời 8 bit và có thể được chuyển sang thiết bị khác (thường là thanh ghi của CPU).

Để ghi dữ liệu, các tín hiệu R/$\overline{W}$ = 0 và $\overline{CS}$ = 0, các đường dữ liệu I/O là các ngõ vào. Dữ liệu cần ghi 8 bit được đặt lên bus dữ liệu (thường là từ CPU). Bốn bit cao của dữ liệu được ghi vào vị trí đã chọn trong RAM-0 và bốn bit thấp của dữ liệu được ghi vào vị trí đã chọn trong RAM-1.

Cuối cùng, việc kết hợp hai chip RAM theo cách này thì nó sẽ hoạt động giống như một bộ nhớ 16x8. Chúng ta gọi đó là module nhớ 16x8.

Ví dụ 7.10: Một IC RAM tĩnh 2125A có dung lượng là 1Kx1, có một ngõ vào chọn chip tích cực mức thấp, ngõ vào và ra dữ liệu riêng. Trình bày phương pháp kết nối các IC 2125A để tạo thành module nhớ 1Kx8.

Giải:



Hình 7.31 Sơ đồ mở rộng độ dài từ nhớ từ 1Kx1 thành 1Kx8

Các IC nhớ được kết nối như trong hình 7.31, sử dụng 8 IC 2125A để tạo thành module 1Kx8. Mỗi IC lưu trữ 1 bit của một từ nhớ 8 bit và có 1024 từ nhớ. Các tín hiệu R/$\overline{W}$ của 8 IC nối chung với nhau và tín hiệu $\overline{CS}$ cũng tương tự. Các ngõ vào địa chỉ (10 đường) của các IC cũng được nối chung. Vì các ngõ vào và ra dữ liệu riêng nên chúng ta nối chung ngõ vào và ra dữ liệu của mỗi IC rồi nối vào bus dữ liệu tương ứng.

Mở rộng dung lượng

Giả sử chúng ta cần có một bộ nhớ RAM có thể lưu trữ 32 từ nhớ 4 bit mà chúng ta đang có các bộ nhớ RAM 16x4. Chúng ta có thể kết nối các bộ nhớ RAM 16x4 thành bộ nhớ RAM 32x4 như trong hình 7.32.



Hình 7.32 Sơ đồ kết nối các bộ nhớ RAM 16x4 tạo thành bộ nhớ RAM 32x4

Mỗi RAM được sử dụng để lưu trữ 16 từ nhớ 4 bit. Bốn đường dữ liệu I/O của mỗi RAM được nối đến 4 đường dữ liệu của bus dữ liệu chung. Và chỉ một chip RAM được chọn tại một thời điểm nên dữ liệu vào/ra trên bus không gặp vấn đề gì. Việc này được đảm bảo bằng cách điều khiển tín hiệu ngõ vào $\overline{CS}$ có mức logic khác nhau cho các chip nhớ.

Tổng dung lượng module nhớ là 32x4, vì vậy cần có 32 địa chỉ khác nhau. Như vậy, cần có 5 đường địa chỉ, nên chúng ta sử dụng thêm đường địa chỉ A_4 để chọn chip RAM thông qua ngõ vào $\overline{CS}$ để thực hiện hoạt động đọc

hoặc ghi dữ liệu. Các đường địa chỉ từ A_3 đến A_0 được sử dụng để chọn một từ nhớ trong 16 từ nhớ của mỗi chip RAM.

Giả sử khi $A_4 = 0$, ngõ vào $\overline{CS}$ của RAM-0 được cho phép để đọc hoặc ghi dữ liệu và bất kỳ địa chỉ nào của RAM-0 cũng sẽ được truy xuất thông qua các đường địa chỉ A_3 đến A_0. Bốn đường địa chỉ từ A_3 đến A_0 có phạm vi thay đổi từ 0000 đến 1111 để chọn một vị trí tương ứng trong RAM-0. Vì vậy, phạm vi địa chỉ của RAM-0 là $A_4A_3A_2A_1A_0$ = 00000 đến 01111. Trong khi đó $A_4 = 0$ nên tín hiệu ngõ vào $\overline{CS}$ của RAM-1 ở mức cao, vì vậy các đường I/O của RAM-1 ở trạng thái tổng trở cao không có giao tiếp với bus dữ liệu.

Khi $A_4 = 1$ thì, ngược lại, RAM-1 được truy xuất còn ngõ ra RAM-0 ở trạng thái tổng trở cao. Bây giờ RAM-1 được cho phép và các đường địa chỉ từ A_3 đến A_0 sử dụng để chọn một vị trí trong RAM-1. Vì thế phạm vi địa chỉ của RAM-1 là $A_4A_3A_2A_1A_0$ = 10000 đến 11111.

Ví dụ 7.11: Kết nối các bộ nhớ PROM 2Kx8 thành bộ nhớ PROM 8Kx8. Có bao nhiêu bộ nhớ PROM cần phải sử dụng? Cần có bao nhiêu đường địa chỉ? Mạch điện kết nối như thế nào?

Giải:

Chúng ta cần sử dụng 4 chip nhớ 2Kx8, mỗi chip lưu trữ 2048 từ nhớ trong 8192 từ nhớ.

Vì 8K = 8 x1024 = 8192 = 2^{13}, nên cần có 13 đường địa chỉ.

Mạch điện kết nối được trình bày như trong hình 7.33. Vì sơ đồ tương đối phức tạp nên chúng ta sử dụng mạch giải mã để điều khiển cho các ngõ vào $\overline{CS}$.

Tổng dung lượng của module là 8192 byte, module nhớ chỉ cần có 13 đường địa chỉ nhưng sử dụng trong hệ thống có bus địa chỉ 16 đường. Các đường địa chỉ A_{15} và A_{14} được sử dụng để cho phép mạch giải mã. Nếu chỉ kết nối 4 PROM thì chúng ta cũ chỉ cần phải sử dụng mạch giải từ 2 đường sang 4 đường, nhưng ở đây mạch giải mã được sử dụng là mạch giải mã 3 đường sang 8 đường, các ngõ ra còn lại của mạch giải mã có thể sử dụng để mở rộng thêm dung lượng nhớ. Vùng địa chỉ của module nhớ từ 0000H đến 1FFFH, các đường địa chỉ A_{13} đến A_{11} đưa đến ngõ vào mạch giải mã để chọn một trong các chip nhớ. Các đường địa chỉ $A_{13}A_{12}A_{11}$ = 000 thì PROM-0 được chọn, $A_{13}A_{12}A_{11}$ = 001 thì PROM-1 được chọn, $A_{13}A_{12}A_{11}$ = 010 thì PROM-2 được chọn, và $A_{13}A_{12}A_{11}$ = 011 thì PROM-3 được chọn để truy xuất dữ liệu. Khi PROM được chọn thì các đường địa chỉ A_{10} đến A_0 (có phạm vi từ tất cả đều là bit 0 đến tất cả đều bit 1), tương ứng mỗi giá trị sẽ truy xuất một địa chỉ tương ứng trong PROM. Bản đồ địa chỉ cho các PROM như trong bảng sau:



Hình 7.33 Sơ đồ kết nối 4 PROM 2Kx8 thành PROM 8Kx8

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	Address	System Map	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	PROM-0	2K
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	07FF		
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0800	PROM-1	2K
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0FFF		
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	1000	PROM-2	2K
0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	17FF		
0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	1800	PROM-3	2K
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1FFF		
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	2000	O_4	
		1	0	1													O_5 Decoded	8K
		1	1	0													O_6 Expansion	
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	3FFF	O_7	
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	4000	Available	48K
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	FFFF		

BÀI TẬP

Bài 7.1 Làm thế nào để phân biệt giữa hai bộ nhớ như các hình (a) và (b) sau đây:



(a)



(b)

Bài 7.2 Đối với mảng ROM trong hình vẽ sau, hãy xác định các đầu ra cho tất cả các kết hợp đầu vào có thể và tóm tắt chúng ở dạng bảng (Ô màu xanh là 1, ô màu xám là 0).



Bài 7.3 Thiết kế ROM để chuyển đổi số đơn BCD sang mã thừa 3.

Bài 7.4 Cho bộ nhớ có 9 đường địa chỉ, 8 đường dữ liệu, có CE tích cực mức thấp

a. Tính dung lượng bộ nhớ theo bit.

b. Xác định vùng địa chỉ của bộ nhớ.

c. Có một chương trình dung lượng 128 byte ghi vào địa chỉ 020H. Xác định địa chỉ cuối cùng của chương trình.

d. Ghép các bộ nhớ trên thành (1Kx8), (2Kx8), (1Kx16)

Bài 7.5 Cho bộ nhớ có các đường địa chỉ (A0 - A12), dữ liệu (D0 - D7) có CE tích cực mức thấp

a. Tính dung lượng bộ nhớ theo byte.

b. Xác định vùng địa chỉ của bộ nhớ.

c. Nếu cho A10 = 1, xác định vùng địa chỉ truy xuất được và tính tổng dung lượng của các vùng truy xuất.

d. Nếu cho A10 = 0, xác định vùng địa chỉ truy xuất được và tính tổng dung lượng của các vùng truy xuất.

e. Vẽ mạch truy xuất 40 byte đầu tiên của bộ nhớ.

f. Vẽ mạch truy xuất 40 byte bắt đầu từ địa chỉ 200H.

g. Ghép các bộ nhớ sao cho dung lượng tăng gấp đôi.

Bài 7.6 Cho một chương trình có dung lượng 600 byte. Hãy chọn bộ nhớ thích hợp để lưu trữ. Xác định vùng địa chỉ và vẽ mạch truy xuất chương trình.

Bài 7.7 Cho bộ nhớ (1Kx8), ngõ ra kết nối với led đơn.

a. Viết nội dung cho các từ nhớ sao cho khi truy xuất liên tục các từ nhớ này thì các led sẽ sáng dần rồi tắt dần và lặp lại.

b. Vẽ mạch truy xuất chương trình.

Bài 7.8 Cho bộ nhớ (2Kx8). Cho 2 chương trình có dung lượng 32 byte ghi vào địa chỉ 000H và 100H. Vẽ mạch truy xuất nội dung chương trình theo 2 cách

a. Chọn chương trình truy xuất bằng 1 SW.

b. Tự động truy xuất lần lượt từng chương trình.

Bài 7.9 Cho 2 chương trình có dung lượng lần lượt là 200 byte và 1 Kbyte ghi vào các địa chỉ lần lượt là 000H và 500H.

a. Xác định dung lượng bộ nhớ thích hợp để lưu trữ.

b. Vẽ mạch truy xuất từng chương trình.